三八译码器的结构、原理与设计毕业论文.doc

题 目： 三八译码器的结构、原理与设计 学 院： 物理学院 专 业： 电子科学与技术 姓 名： 董少雨 指导教师： 赵宏亮 完成日期： 2014年5月20日 毕业论文任务书毕业论文题目：三八译码器的结构、原理与设计 选题意义、创新性、科学性和可行性论证：如今全球信息化的步伐正在不断加快，数字信号的产生、变换等方面应用的更加广泛。三八译码器在信号处理方面起着十分重要的作用。本文主要阐述三八译码器的基本结构和工作原理，并通过对时序逻辑电路设计方法的研究，完成三八译码器的设计。主要内容：译码器的种类与特点，三八译码器的结构和工作原理，最后完成了三八译码器的设计。 目的要求：1、熟悉三八译码器的发展背景和趋势。2、掌握各类译码器的工作性能。3、了解三八译码器的基本结构和工作原理。4、学会时序逻辑电路的设计方法。 计 划 进 度 ：2013年12月21日2014年2月25日，确定毕业论文选题，并搜集资料，查阅相关文献；2014年2月26日4月10日，写出论文总体大纲，运用软件得到仿真数据； 2014年4月11日4月25日，论文撰写；提交初稿；2014年4月26日5月19日，修改论文，论文定稿，准备答辩。指 导 教 师 签 字： 主管院长（系主任）签字： 2013年 12 月 25 日辽 宁 大 学本科毕业论文（设计）指导记录表论文题目三八译码器的结构、原理与设计学生姓名董少雨学 号101002103年级、专业10级电子科学与技术指导教师姓名赵宏亮指导教师职称讲师所在院系物理学院第一次指导（对确定题目、毕业论文（设计）任务书的指导意见）： 由于以前对三八译码器有所了解，三八译码器的结构、原理与设计题目符合毕业论文设计的要求。研究三八译码器可以加强对数字集成电路的了解，毕业论文进度安排合理，接下来按照进度写出论文总体大纲。指导方式：（请选择） 面谈 电话 电子邮件 指导教师签字： 2013年12月 24日第二次指导（对论文提纲的指导意见）：查阅相关资料，进一步地掌握三八译码器的基本结构和工作原理，三八译码器的设计方法十分合理，要熟悉掌握相关软件的使用并从中得到相关数据。论文的纲领要写出三八译码器的设计方法。指导方式：（请选择） 面谈 电话 电子邮件 指导教师签字： 2014年3月2日第三次指导（对初稿的指导意见）：论文中章节过少，重点内容不突出，总体内容没有与之前的论文提纲结构相对应。论文格式有点乱，要严格按照格式样本中的格式要求进行撰写。指导方式：（请选择） 面谈 电话 电子邮件 指导教师签字： 2014年4月 26日第四次指导（对修改稿的指导意见）：论文的总体结构已基本符合要求，部分章节的内容需加以补充，序言和致谢里的一些语句需要修改，主要内容中公式的格式需要修改。指导方式：（请选择） 面谈 电话 电子邮件 指导教师签字： 2014年5月 9 日第五次指导（对是否定稿、进入答辩及其它指导意见）：论文基本符合要求，同意定稿，可以进入答辩指导方式：（请选择） 面谈 电话 电子邮件 指导教师签字： 2014年5月20日主管院长（主任）签名 院系盖章 2014年5月21日注：指导意见如不够填写可加附页指导教师评语学 生：董少雨 专 业：电子科学与技术 论文题目：三八译码器的结构、原理与设计 论文共 27 页，设计图纸 0 张。 指导教师评语：该论文主要详细地介绍了三八译码器的工作原理、设计方法并对设计结果进行了分析验证，总体上完成了毕业论文的要求。从论文内容中可以看出该同学在论文制作过程中查阅了大量文献资料，通过该论文的制作，学生对数字集成电路的结构和设计有了更好的掌握。该同学在论文整个制作过程中都非常努力，态度积极，主动提出问题，虚心接受老师的建议。整篇论文结构清晰，内容充实，格式规范，符合大学毕业论文整体要求，同意该生进入答辩。指导教师评分： 指导教师签字： 2014年5月21日辽宁大学毕业论文（设计）成绩评定单评阅人评语：评阅人评分：评阅人签字： 2014年5 月22 日答辩委员会评语：物理学院电子科学与技术院（系）毕业论文答辩委员会（小组）于2014年 5 月 24 日审查了 2014 届 电子科学与技术 专业学生 董少雨 的毕业论文。答辩委员会评语：物理学院电子科学与技术专业董少雨同学进行了本科论文答辩。经质询问题，答辩委员会认为：董少雨同学所做毕业论文结论合理，工作量饱满，回答问题正确，具备本科毕业论文水平。答辩成绩：答辩委员会成员：刘兴辉、王绩伟、吕品、张俊松、卢雪梅、李佳、赵宏亮、尹飞飞答辩委员会（小组）组长签字： 2014年5 月24日 毕业论文（设计）成绩：评阅人评分：指导教师评分 ：答辩成绩：总成绩：院长（系主任）签字： 2014年5月24 日注：评阅人评分满分为100分，指导教师评分满分为100分，答辩成绩满分为100分；总成绩为三者的算术平均值（四舍五入）。III摘 要21世纪以来，全球信息化高速发展，而以集成电路为核心的电子信息技术由于它的关键作用也备受人们的关注，它已被广泛用于国防建设、国民经济建设和家庭生活，推动着科技进步、传统产业的技术升级和社会生产力的蓬勃发展，给人们的生活带来了前所未有的方便。而掌握数字电子技术是本专业课程的重要内容，因而本文选择了对三八译码器进行电路原理设计。本文首先介绍了译码器的相关概念，并对译码器的种类和特点进行了详细的阐述，对其主要特点进行了分析，归纳出了译码器的主要属性和工作性能。其次，本文重点描述了38译码器的工作原理、设计电路及版图。再次，利用Candence软件绘制了反相器、三输入与非门和四输入与非门的电路图，深化对三八译码器的认识理解和对Candence软件的使用，并将以上三种门电路组合成三八译码器，画出它的Candence电路图并进行仿真。最后利用Candence软件对三八译码器及其门电路进行版图设计，完成此次毕业设计。关键词：集成电路；译码器；版图 AbstractSince twenty-first Century,the rapid developmentof global information,and theintegrated circuitas the core of electronicinformationtechnology because ofits key roleis alsoof concern,it has beenwidely used in national defenseconstruction,the construction of national economyand family life,promotethe progress of science and technology,the traditional industryto upgrade the technologyand the social productive forcesdevelopment,bringshitherto unknownconvenience to peoples life.Thedigital electronic technology is an importantcontentof the professional courses,sothecircuitdesign ofthe three eight decoder.This paperfirstly introduces therelated concepts ofdecoder,andthe types and characteristics of thedecoderis described in detail,has analyzed its main characteristic,sums up the mainpropertiesand the performance ofdecoder.Secondly,this paperdescribes the workingprinciple,circuitand layoutdesign ofthe 38decoder.Again,drawing the circuitdiagram ofthe inverter,threeinput NAND gateand fourinput NAND gatewith Candence software,to deepen theunderstandingofthe three eight decoderandthe use of Candencesoftware,and the abovethree gatesare combined into athree eight decoder,draw Candenceits circuit diagramand simulation.Finally,the layout design ofthe three eight decoderand gatecircuit by using Candencesoftware,completedthe graduation design.Key words : the integrated circuit; decoder; territory目 录序 言1第1章 译码器的基本知识21.1二进制译码器21.1.1定义21.1.2 特点21.1.3 典型芯片21.2 二-十进制译码器31.3 数字显示译码器4第2章 38译码器的电路原理52.1工作原理52.2电路设计62.2.1 Cadence软件介绍62.2.2 三八译码器电路设计72.3 38译码器应用举例102.3.1 用T4138和与非门实现全减器功能102.3.2 用译码器和与非门实现逻辑函数11第3章 仿真验证叙述及效果分析133.1 电路仿真133.2电路仿真结果分析133.2.1建立SYMBOL图133.2.2 仿真电路图143.2.3 仿真结果分析18第4章 38译码器的版图设计194.1 Virtuoso工具的使用194.1.1建立版图库194.1.2版图编辑窗的设置204.1.3 Virtuoso的常用快捷键214.2 版图设计224.2.1反相器的版图224.2.2三输入与非门版图234.2.3四输入与非门版图244.2.4三八译码器版图25第5章 结论与展望26参考文献27致 谢28序 言近年来，数字电子技术的应用一直向着广度和深度扩展，数字化的浪潮几乎席卷了电子技术应用的一切领域。在数字集成电路方面更是迅猛发展，从中小规模电路到现在的超大规模电路，甚至特大规模电路，最突出的表现是特征尺寸不断减小，集成度不断提高。在数字系统中，能将二进制代码翻译成所表示信息的电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。而常用的译码器有二进制译码器，二十进制译码器和显示译码器。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线4线、3线8线和4线16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。 本文通过对三八译码器的工作原理、逻辑功能的分析，了解到译码器的基本知识，然后对构成三八译码器的反相器、三输入与非门和四输入与非门进行了逐个设计，利用Candence软件绘制了它们的电路图，从而深化对三八译码器的认识理解和对Candence软件的使用。将以上三种门电路组合成三八译码器并画出它的Candence电路图并进行仿真。最后利用Candence软件对三八译码器及其门电路进行版图设计，完成此次毕业设计。 第1章 译码器的基本知识 译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另外一个代码。因此，译码是编码的反操作。常用的译码器电路有二进制译码器、二十进制译码器和显示译码器三类。下面将介绍各类译码器的功能和特点。1.1二进制译码器二进制译码器的输入是一组二进制代码，输出是一组与输入代码一一对应的高、低电平信号。1.1.1定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。1.1.2 特点1.二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。2.在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。3.有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。1.1.3 典型芯片常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图1.1(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。 (a) (b)图1.1 T4138译码器的管脚排列图和逻辑符其中：A2、A1、A0为输入端； Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7为输出端； S1,S2,S3为使能端，作用是禁止或选通译码器表1.1 T4138译码器真值表输入输出S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y71000001010111000000001010010000100101110010000010100100011100011100000000101001001011010011001000001010010011111111110000000010100由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、Y7中有且仅有一个为0(低电平有效)，其余都是1。1.2 二-十进制译码器二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A3A0为8421码，输出Y0Y9分别代表十进制数字09。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(10101111)，译码器输出端Y0Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。1.3 数字显示译码器数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。 因此，数字显示电路是许多数字设备不可缺少的部分。数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。例如，中规模集成电路74LS47，是一种常用的七段显示译码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示015共16个数字的字形。输入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。（74LS47逻辑图和真值表可参见教材中有关部分。）七段译码显示原理图如图1.2(a)所示，图1.2(b)给出了七段显示笔画与015共16个数字的对应关系。 图1.2 七段译码显示原理及笔画与数字关系第2章 38译码器的电路原理2.1工作原理38译码器工作原理如下：当一个选通端（G1）为高电平，另两个选通端(G2A)和(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 图2.1 38译码器内部电路表2.1 38译码器的功能表输 入输 出S1+A2A1A010000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110011111111111111111无论从逻辑图还是功能表我们都可以看到3-8译码器的八个输出管脚，任何时刻要么全为高电平1,芯片处于不工作状态;要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S1）时,在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。3-8译码器有三个附加的控制端、和。当、时，输出为高电平（S1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表1所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。2.2电路设计2.2.1 Cadence软件介绍Cadence 是一个大型的EDA 软件，它是在Linux环境下运行的一套软件，也是电子行业比较流行的一套从前端到后端的工具都包含的一套开发软件。它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了EDA 设计的方方面面。采用Cadence软件可以实现电路的设计和版图的制作和验证等功能。2.2.2 三八译码器电路设计1、CMOS反相器（1）CMOS反相器的原理图设计 在CMOS反相器的电路图设计，需要考虑电路的传播延时，然后可以确定PMOS 和NMOS 管的尺寸。至今一直使PMOS管较宽，以使它的电阻与下拉的NMOS管匹配。在设计中，PMOS与NMOS的宽长比为2。以反相器为基础，依据逻辑门与反相器有相同的驱动能力设置复杂电路的PMOS和NMOS宽长比。 图2.2 单级反相器（2）创建符号反相器是许多复杂数字电路设计的核心，在一些电路中通常会加一个反相器进行阈值补偿，对于复杂电路，我们可以调用反相器的符号，这样可以使电路的模块更加清楚明白。 图2.3 反相器符号2、三输入与非门CMOS三输入与非门是由三个并联的P沟道增强型MOS管和三个串联的N沟道增强型MOS管组成。实现的逻辑功能为 ,A、B、C为输入端，Y为输出。在这个电路中，只要A、B、C当中有一个是低电平，输出就是高电平。只有当A、B、C同时为高电平时，输出为低电平。Error! No bookmark name given.下面在软件中画出设计的电路图2.4图2.4 3输入与非门电路图3、四输入与非门CMOS四输入与非门是由四个并联的P沟道增强型MOS管和四个串联的N沟道增强型MOS管组成。实现的逻辑功能为：图2.5 4输入与非门电路图4、三八译码器 最后，用非门、3输入与非门、4输入与非门按照电路图所示在软件中画出设计的电路图：图2.6 38译码器电路图2.3 38译码器应用举例38译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面举例说明在逻辑设计中的应用。2.3.1 用T4138和与非门实现全减器功能全减器能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生相减得到的差及向高位借位的逻辑电路。其中，被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表2.2所示。 表2.2 全减器真值表输入输出输入输出AiBiGi-1DiGiAiBiGi-1DiGi0000010010001111010001011110000110111111 用译码器T4138和与非门实现全减器功能时，只需将全减器的输入变量Ai Bi Gi-1分别与译码器的输入A2、A1、A0相连接，译码器使能输入端S1S2S3接固定工作电平，便可在译码器输出端得到3个变量的8个最小项的非。根据全减器的输出函数表达式，将相应最小项的非送至与非门输入端，便可实现全减器的功能。逻辑电路图如图2.7所示。 图2.7 逻辑电路图 2.3.2 用译码器和与非门实现逻辑函数使用译码器和与非门实现逻辑函数F(A,B,C,D)=m(2,4,6,8,10,12,14)。给定的逻辑函数有4个逻辑变量，显然可采用上例类似的方法用一个4-16线的译码器和与非门实现。 此外，也可以充分利用译码器的使能输入端，用3-8线译码器实现4变量逻辑函数。用3-8线译码器实现4变量逻辑函数的方法：用译码器的一个使能端作为变量输入端，将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时，可首先将给定函数变换 ,然后，将逻辑变量B、C、D分别接至片和片的输入端A2、A1、A0，逻辑变量A接至片的使能端和片的使能端S1。这样，当输入变量A=0时，片工作，片 禁止，由片产生m0m7 ；当A=1时，片工作，片禁止，由片产生m8m15。将译码器输出中与函数相关的项进行与非运算，即可实现给定函数F的功能。逻辑电路图如图2.8所示。 图2.8逻辑电路图第3章 仿真验证叙述及效果分析3.1 电路仿真对整个电路有一个完整的思路后，就可以对整个电路进行仿真。仿真电路为三八译码器。仿真在cadence软件里进行，通过分析电路，合理设定各输入信号，在仿真环境设置项里也相应设置好仿真时间和仿真精度，使仿真的波形能将电路的功能正确地反映出来。3.2电路仿真结果分析3.2.1建立SYMBOL图图3.1 38译码器symbol图将画好的三八译码器电路图检测无误后进行封装，建立Symbol，以备仿真时使用。如上图所示symbol图左边为输入端A0、A1和A2，使能端S1、S2和S3。右边为输出端Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7。上边为电源VDD，下面为地VSS。3.2.2 仿真电路图在schematic界面调出一位全加器的symbol图并绘制出如下仿真电路。 图3.2 38译码器测试图图中电源电压vdc=3.3V。六个方波输入信号分别为；V1；Voltage1=3.3V，Voltage2=0V，Delay time=0 ，Pulse time=0.5us，period=1us V2；Voltage1=3.3V，Voltage2=0V，Delay time=0.5us，Pulse time=0.5us，period=1usV3；Voltage1=3.3V，Voltage2=0V，Delay time=1us ，Pulse time=1us，period=2usV4；Voltage1=3.3V，Voltage2=0V，Delay time=0 ，Pulse time=1us，period=2us V5；Voltage1=3.3V，Voltage2=0V，Delay time=1us，Pulse time=1us，period=2usV6；Voltage1=3.3V，Voltage2=0V，Delay time=1.5us ，Pulse time=1.5us，period=3us电路连接好并检查无误后，在Composer-schamatic界面中的Tools Analog Environment项可以打开Analog Design Environment 窗口，如下图所示。图3.3 打开窗口图3.4 设置停止时间在Analyses菜单中，选择tran瞬态仿真，停止时间设为10us。然后依次点击Outputs/To be plotted/selected on schematic。schematic子菜单用来在电路原理图上选取要显示的波形（点击连线选取节点电压，点击元件端点选取节点电流）。在仿真电路图中依次选择输入端A0、A1、A2，控制端S1、S2和S3，输出端Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7，显示仿真结果图3.5 电路仿真波形图3.2.3 仿真结果分析在上述图中，提取数据进行分析。以每0.5us方波为一组数据。绘制出输入，输出表格。表3.1 仿真结果输 入输 出S1+A2A1A010000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110011111111111111111分析上述表格中的每组数据；当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、Y7中有且仅有一个为0(低电平有效)，其余都是1。上述运算结果完全满足二进制加法的运算结果，所以有理由相信所搭建的三八译码器是正确的。第4章 38译码器的版图设计集成电路版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。集成电路版图设计是集成电路从电路拓扑到电路芯片的一个重要的设计过程， 它需要设计者具有电路及电子元件的工作原理与工艺制造方面的基础知识， 还需要设计者熟练运用绘图软件对电路进行合理的布局规划，设计出最大程度体现高性能、低功耗、低成本、能实际可靠工作的芯片版图。4.1 Virtuoso工具的使用4.1.1建立版图库1.启动Cadence。2.建library：(1) 在CIW框中点击FileNewLibrary,弹出对话框，填写新库名。图4.1 填写新库名(2) 在弹出的对话框中有3项关于技术文件的选择。选择 Technology File选项中的“Attach to an existing techfile”,出现“Attach Design Library to Technology File”对话框，在Technology Library文本区打开下拉菜单选择需要的技术库，单击“OK”按钮即可完成建库。3. 自己的库建好以后，还需要在库中建自己需要的单元。用命令FileNewCell view.，出现“Create New File”对话框。在对话框中，在Cell Name文本区输入文件名。将Tool选为Virtuoso，则View Name自动生成Layout，点击“OK”按钮，屏幕则会弹出版图编辑窗（virtuoso Layout Editing）和层选择窗（LSW）。4.1.2版图编辑窗的设置Options菜单对于版图编辑窗的设置有很重要的作用，它们可以控制当前窗口的特性和正在运行的应用。其中，Display的设置影响实际窗口。下面简单介绍一些常用选项：图4.2 Display的窗口(1) Display Controls区内选项控制所画单元目标的出现和命令的特性。如：Dynamic Hilight动态高亮度，Array DisplayFull表示显示阵列中的全部Instance。(2) Grid Controls该区设置格点属性。Minor Spacing和Major Spacing设置可视格点距离。X Snap Spacing和Y Snap Spacing设置X轴和Y轴方向显示的距离，用直尺测量尺寸时的最小单位就是所设置的数据。可以根据不同设计规则设置上面4个选项来帮助版图设计。(3) Snap Modes表示Create和Edit版图时光标移动的方式，包括Orthogonal（正交的）、anyAngle(任意角)、diagonal（对角）、L90XFirst和L90YFirst。4.1.3 Virtuoso的常用快捷键在Virtuoso使用中，图标栏和菜单栏供用户进行命令操作，同时在Virtuoso中也可以使用快捷键方式。熟练使用快捷键有助于快速准确地绘制所需要的版图。下面就把常用快捷键列于下表。表4.1 Virtuoso常用快捷键快捷键命令快捷键命令I调用元包Ctrl+A全选Shift+X进入元包Ctrl+D取消选择Shift+B退出元包Shift+F显示所有层C复制Ctrl+F显示顶层Shift+Y粘贴F显示所有图形M移动Ctrl+R刷新K标尺Shift+Z视图缩小两倍Shift+F清除标尺