Endura机台在半导体制造业的应用与优化.pdf

摘要半导体作为一种介于绝缘体与导体之间的材料，基于其特殊的导电特性，科 学家发明了以其为主要材料的电子元件。将各种电子元件及线路组成的电路缩小 后制作成面积不到1 512甚至更小的电子产品称为集成电路。集成电路在现实生 活中主要以芯片的形式存在于各种电子产品中，如电脑，手机，汽车，电视等等。集成电路因其体积小且价格低，成功取代了真空管在电子领域的地位，已发展成 年产值过万亿的产业。而且随着其应用方式的拓展，其市场仍在不断扩大，其发 展前景也是一片光明。半导体芯片的制造可分为四个不同的阶段，依次为材料准备、晶体生长和品 圆准备、晶圆制造、封装。其中又以晶圆制造环节最为复杂，涉及到的工艺包括 显影(Photo),蚀刻(Etch),离子注入(Implant),扩散(Diffusion),薄膜沉积(Thin Film Depostion),氧化与热处理(Thermo Oxide),化学机械研磨(Chemical Mechanical Polish)等。这些制造工艺可按其在生产过程中的顺序分为两部分：前段工艺是晶体管和其它器件在品圆表面上的形成；后段工艺是以金属线把各个 器件连在一起并加一层最终保护层。根据沉积方式不同，薄膜沉积分为物理气象沉积(PVD-Physical Vapor Depostion)和化学气象沉积(CVD-Chemical Vapor Deposition)o 本文所详述的 Endura机台主要应川于物理气象沉积(PVD)的薄膜工艺，该工艺涉及电场，磁场，真空等领域的理论。美国成川材料公司(AMAT)生产的Endura5500系列机台是目 前应川最多的PVD工艺机台。我们在应川该机台的生产实践中对困扰铝铜溅射制 程的电弧放电,粘片以及真空泄露问题做了细致的研究，并通过不断试验总结了 一套自己的经验与解决问题的方法，包括预防性维护(Preventive Maitenance)光学侦测器互锁装置(Optical Sensor Interlock)以及智能机台监控系统(Intelligent Equipment Monitor System)o这些改进降低了以上几种问题发生 频率及危害，使得铝铜溅射机台可用时间比由84%提高至86%,产品报废率由每 月1至3片下降至0片，提高了公司在业界的竞争力。关键词：电弧放电；粘片；真空泄露；预防性维护；光学侦测器互锁装置；智能 机台监控系统IIABSTRACTAs the material between insulator and conductor,semiconductor was made to electronic component by scientist.Use kind of tiny electronic components and wires,we can make micro electronic product with 1 cm2 or much smaller area which called integrated circuit(IC).IC is consist in many electronic product(like computer,mobile phone,motor vehicle,television etc.)as chip form.Profit from its small volume and cheap price,IC displace the vacuum tube in electronic area and become a huge industrial that output billions of dollar a year.As the application aspect expand,the IC marketplace increase too.Semiconductor chip is made by four different stage:material preparing,crystal growth and wafer preparing,wafer manufacturing,package.And the most complicate stage of them is wafer manufacturing which includes various process,such as Photo,Etch,Implant,Diffusion,Thin Film Depostion,Thermo Oxide,Chemical Mechanical Polish etc.Differentiated by the sequence during manufacture,these process is separated to front end and back end.Front end mainly form transistor and other device on wafer surface.Back end mainly connect each device by metal wire and make a protection layer finally.The thin film deposition includes Physical Vapor Depostion(PVD)and Chemical Vapor Deposition(CVD).This thesis introduce the Endura tool that used for physical vapor deposition.It involves the theory of electric field,magnetic field and vacuum.The Endura5500 tool which made by Applied Material company(AMAT)is the most universal tool in PVD process.We also summarize our own experience and trouble shooting method including preventive maitenance optical sensor interlock and intelligent equipment monitor system to solve the problem of arcing,wafer stick and vacumm.Its helpful to reduce the problems frequency and damage.Our Alcu tool available time improved from 84%to 86%and wafer scrap count reduced from 1-3 pcs/month to Opc./month.Its truly improved our companys competitive power.Key words:arcing；wafer stick；vacuum leak；preventive maitenance；optical sensor interlock；intelligent equipment monitor systemIII目录第一章绪论.11.1引言.11.2 PVD 简介.11.2.1薄膜沉积原理.11.2.2 PVD 技术.91.2.3溅射原理.111.2.4溅射设备.161.2.4.1传统式溅射机.161.2.4.2准直管法.201.2.4.3 长投法.211.2.4.4离子化法.221.2.4.5 高温法.231.2.4.6 高压法.231.2.5溅射技术的发展.241.3本文的思路与创新之处.25第二章Endura 5500系统应用研究.262.1主机台.292.1.1主机台整体构成.312.1.2预清洁反应腔.332.1.3冷却反应腔.352.1.4定向/预热反应腔.372.1.5物理气相沉积腔.392.1.6晶圆传送手臂.412.1.7晶舟载入腔.432。2 君偿/:t*452.3系统控制器/系统电源箱.462 4 II,身j/1：,49IV2.5泵架.5126 首木L532.7热交换器.552.8真空系统.572.9晶圆在系统内的运转.58第三章 电弧放电、粘片及真空泄露问题的解决方法.593.1电弧放电.593 11 由新沛由的股庆I so3.1.2 电弧放电的危害.603.1.3 电弧放电的解决对策及预防机制.623.2 粘片.643.2.1 粘片的成因.643.2.2 粘片的危害.653.2.3 粘片的解决对策及预防机制.673.3 真空泄露.703.3.1 真空泄露的成因.703.3.2 真空泄露的危害.713.3.3 真空泄露的解决对策及预防机制.71第四章结论.72参考文献 73致谢 74/IV第一章绪论第一章绪论1.1 引言一个完整的VLSI元件，是由层数不同且材质厚度均不一样的薄膜，经过多 次的显影(Photo)和蚀刻(Etch)加工组合而成。而将这些薄膜逐层覆盖在晶圆上 所需要的技术，便是我们说的薄膜沉积(Thin Film Deposition)及薄膜成长技术。其中，薄膜沉积专门是指在薄膜形成的过程中，并不消耗晶圆或衬底的材质；而 薄膜成长专门是指衬底的表面材质，也是形成薄膜的部分元素之一，如硅(Si)经过氧化反应形成二氧化硅(Si02),来作为M0S元件的介电材料。薄膜沉积技术的发展，从早期的蒸镀(Evaporation)开始至今，已发展成为 两个主要的方向：物理气象沉积(PVD-Physical Vapor Depostion)和化学气象 沉积(CVD-Chemical Vapor Deposition)o物理气象沉积主要是凭借物理现象，而化学气象沉积则主要是以化学反应的方式来进行薄膜的沉积。虽然物理气象沉 积(一般简称为PVD)与化学气象沉积(一般简称为CVD)各有优点及缺点，但 是随着VLSI制程技术所要处理的线宽越来越小之后，CVD在薄膜沉积上的应川 变得日益重要且显著，以解决PVD在一些制程应川上所遇到的问题。1.2 PVD简介在本节中，我们将首先对薄膜的沉积原理加以介绍，然后在接下来的几节中，针对几种比较常见的PVD技术，尤其是广泛或用于当今VLSI生产中的金属溅射,深入地描述其原理以及应川。1.2.1 薄膜沉积原理自从薄膜沉积技术被应川于集成电路的生产制程之后，薄膜沉积的原理在众 多前辈们的努力之下，已渐渐被人们所了解，并加以应川在新的沉积技术与设备 的改良之上。虽然薄膜沉积技术所涉及的科学领域非常广，但是基本上，我们可 以借助对材料工程，热力学以及动力学的一些基础认识来帮助我们了解它。晶圆(Wafer)上之所以可以产生薄膜，初始于布满晶圆表面的许多气体分子 1第一章绪论或是其它粒子，如原子团(Radical)和离子(Ion)等。这些粒子可能因为发生化学 反应而产生固态的粒子，然后沉积在晶圆的表面上；或是因为在经历表面扩散运 动而失去部分动能后，被晶圆表面所吸附(Adsorbed)进而沉积下来的。而这些分 布在晶圆表面的粒子，主要是通过粒子的扩散，或是强迫性对流(Forcced Convection),从气体的来源处传送到晶圆的表面。这些来源有可能是蒸镀源(Evaporation Source),有可能是等离子体(Plasma),也有可能是反应器里的气 体供应源。虽然薄膜沉积技术因此而分为PVD和CVD,但是这些沉积技术的原理 大同小异，甚至于与传统的冶金材料的炼制原理相类似。薄膜沉积按照其发生的顺序，可以分为如图L1所示几个步骤：a.长晶(Nucleation)；b.晶粒成长(Grain Growth)；c.晶粒聚结(Coalesccence)；d.沟道填充(Filling of Channels)；e.沉积膜成长(Film Growth)o图1-1薄膜沉积步骤分解示意图：其中图(a)里的即为吸附在晶圆表面的吸附原子，而即为吸附原子经吸解后重新回到气相的情形。在开始介绍薄膜沉积的步骤之前，先让我们从晶圆表面布满活动性极强的粒 子说起。首先，这些通过边界层到达晶圆表面的气体粒子，必须能够在晶圆表面 停留一段时间，但并非停止活动(某些粒子可能马上从晶圆表面弹回气体内，这 些粒子我们不予考虑)。这些气体粒子可能在晶圆失去部分动能之后，物理性地(Physically)被晶圆表面所吸附(Adsorbed)。这种暂时性被吸附的粒子称为吸附 原子(Adatoms)(如图1(a)所示)。这些吸附原子基本上消耗光了在晶圆表面 2第一章绪论做横向运动的能力，但是其纵向运动的能量则依然存在。这些吸附原子可能与其 它的吸附原子因交互作用(Interaction),而将多余的凝结能(Condensation Heat)释放出来，并在晶圆表面形成一稳定的核团(Cluster),最终化学性地(Chemically)被吸附在品圆的表面上；或是在物理性地被吸附一段时间之后，经 过吸解(Desorb)而进入原来的气相(Gas Phase)内,见图IT(a)。因此，这些遍 布在晶圆表面的气体粒子所进行的凝结(Condeansation),其实是粒子的吸附与 吸解达到平衡后的结果。假如吸附原子的吸附大于吸解，薄膜的成长才得以进行。而决定气体原子在品圆表面接触后是否能进行吸解的参数，被称为“粘附系数(Sticking Coefficient)o基本来说，晶圆的表面温度越高，粒子在其表面所具 备的活动能力也越高，其粘附系数也就越小。而决定吸附原子彼此之间能否形成 一个稳定地进行凝结的核团，则取决于所形成的核团是否稳定。核团是由于吸附原子在晶圆表面彼此碰撞并结合而形成的，如图2(a)与(b)o如果假设在晶圆上所产生的核团为球体，当核团的半径随着聚集的吸附原 子数量的增加而增加时，如图1-2(c)与(d)所示，则核团的表面能(Surface Energy)将随之减少，因为球体的表面曲率(Surface Curvature)随着球体体积的 增加而减小。这层关系可以用图-3的三条自由能-对-品粒半径”的曲线及 1-1式来表示。其中r是核团的半径，丫是核团的单位表面能，而Gv则是核团 的单位体积自由能。图1-2核团聚结及成长示意图。借着经吸附原子在晶圆表面上的迁移及碰撞 后所组成的较大的核团，核团将如图(a)至(d)所显示的一样持续成长3第一章绪论stable/表面能曲银；(4加/)自由能AG粒;聘殖自由能曲 陶界半栖：停GJ图1-3影响晶粒成长的晶粒大小及相关的自由能曲线关系整体自由能二G=4 兀/+(4 Ji r3/3)Gv(1-1)如图3所示曲线，我们可以清楚地看到，在核团成长的初期，核团的整体 自由能4G是呈现上升趋势。但是当核团的半径大于一个临界值之后，4G便开 始随着核团半径的增加而下降，且半径越大，4G也就越低。也就是说，当吸附 原子彼此在晶圆表面聚结成体积较大的核团之后，如图1-2,如果所形成的核团 半径没有大于一临界值，因为此时的整体自由能呈上升趋势(如图卜3的实线左 侧所示)，则这个核团将不稳定，最终从晶圆的表面上消失并回到气相内。假如该 核团的半径大于这一临界值，则这个核团不但能在品圆表面上存在(或吸附)，而且将随着吸收更多的吸附原子而继续成长(如图2),使核团的整体自由能 随着核团半径的增加而降低，并且更加的稳定(如图-3所示实线的右侧部分)。这个决定核团能否在晶圆表面上存在的半径临界值,被称为“临界半径(Critical Radius)”，我们通常以r*来表示。r*是薄膜开始在品圆表面进行沉积时，使沉 积产生所需的最起码的晶粒大小。临界半径值可以由1T式对r做一次微分得 到。通常约在10埃之内，相当于几十个原子的聚结。刚刚所描述的薄膜初期的长晶模型，是在晶粒不涉及表面界面(interface)的假设下所建立的，也就是说晶粒的外形将呈现球状。这种长晶的过程，在材料 工程上称为“均匀性成核(Homogeneous Nucleation)当然，在真正的薄膜沉 积过程中，因为必须在晶圆的表面进行长晶的过程，所以薄膜与晶圆间的表面能4第一章绪论(Surface Energy),我们就必须加以考虑。因而，晶粒的形状也就不会是前面所 说过的球形了。这种涉及表面界面的长晶过程，称之为“非均匀性成核(Heterogeneous Nucleation)如图1-4所示。由于此时进行非均匀成核所需 要的最小晶粒大小*,除了需要考虑原来在均匀成核下的必要条件，还必须考 虑彼此界面间的润湿(Wetting)情况。假如晶圆与薄膜间的润湿能力越好，在晶 圆表面所沉积下来的晶粒，将具备更小的表面与晶粒之间的“润湿夹角(Wetting Angle)3,如图1-4所示。其中G指气相，F指薄膜，S指底材表面，YGF指的是薄膜与气相之间的界面能。图1-4晶粒在晶圆表面进行“非均匀性成核”的示意图(其中。表示润湿夹角)可是，这并不是说前面所描述的均匀成核方式没有发生的可能。如果在长晶 的过程当中没有界面的参与，例如在一个超饱和(Super-Saturated)的气体分子 环境里，半径超过r*的球形晶粒，就可能因为气体分子间较高的碰撞频率而产 生，并在气相内悬浮，直至其附着于任意表面或界面为止。这种现象称之为“气 相长晶(Gas Phase Nucleation)”，在CVD反应腔里比较常见。因为这种现象往 往导致晶圆的表面附着大大小小的因气相长晶而生成的颗粒(Particle),对产品 的良率影响非常之大，所以反成腔的的设计及操作，都成该尽可能地避免这种气 相长晶现象的发生。譬如以CVD为例，反应气体在反应腔内的浓度，应该随时控 制在其饱和点以下，以便预防超饱和的环境发生。而这个浓度的控制，则与操作 压力,气体流量，真空抽速(Pumping Speed),温度以及反应腔的几何设计(Geometry Design)等因素相关。当稳定的晶粒(Grain)在晶圆表面形成以后，薄膜成长的步骤便开始进入到“晶粒成长(Grain Growth)”阶段。在之前解释图-3的曲线时，就已经强调过 一个稳定的核团能存在所要具备的基本条件核团半径大于r*。也就是说，一旦在表面(或气相中)所形成的核团半径大于r*,这个核团便能够继续凭借吸 收更多的吸附原子而成长，如图2的(c)与(d)所示。而推动晶粒继续成长的驱 5第一章绪论动力(Driving Force),则来自由于晶粒半径增加所降低的整体自由能AG,如图 1-3所示曲线。当薄膜的沉积进入到个别晶粒的成长阶段，晶粒成长所需要的原子来源，就 不再只是局限于吸附原子，而是可以直接从气相中传来的粒子，经过与晶粒碰撞 后而成为晶粒的一部分。但是在晶粒的体积还小时，因为后者发生的可能性比较 低，所以在晶粒成长的初期，还是大部分依赖吸附原子的参与。当原本独立且个别的晶粒，因为晶粒成长所增加的半径，使得晶粒已大到开 始与附近的其它晶粒相接触时，如图1(c),薄膜沉积就开始进入了第三个阶 段晶粒聚结(Coalesccence)。当这些原本独立的品粒开始接触之后，品粒 彼此之间的交互扩散(Inter-Diffusion)便开始进行。此时所发生的现象，与粉 末材料在进行烧结(Sintering)时所经历的过程基本相仿，如图5所示。图5两个半径相仿的晶粒为了降低整体的自由能而聚结为一个半径比原来更大的晶粒的过程示意图以两个半径相当的晶粒相接触为例，如图5(a),为了降低彼此的表面能,一个连接两个晶粒的颈部(Neck),将在品粒间的内部扩散下逐渐形成，如图 5-(b)所示。而后，晶粒彼此间的扩散将逐渐把颈部填满，从而降低颈部的曲 率(Curvature),使得颈部的表面能下降，如图5-(c)所示。最后，两者在降 低表面能的驱动力下合二为一,并形成一个半径比原来的品粒更大，如图5-(d)所示的晶粒的情形。不过，如果这两个晶粒的结晶结构(Crystallinity)并不一致，例如一个是 以111面做基础，而另一个是以 110 而做堆积，则两者合二为一后，图1-5(d)6第一章绪论的晶粒内部还要经过“再结晶(Recrystallization)”的步骤，来将两者的结晶 方向做适当的调整，使得新生成的较大的品粒的能态(Energy State),比原来两 个较小且个别的晶粒更加稳定，即整体自由能将因为晶粒的聚结而快速地下降。这样一来，整个聚结的阶段才算真正完成。而晶粒结合后的新晶粒的结晶方向，将以具备最低自由能，即最稳定的结晶方向为基准。简单来说，所谓的晶粒聚结,是指大晶粒在消耗小晶粒的过程中成长的一种现象。在这个晶粒聚结的过程中，整个系统的表面能将随着小品粒的消失而逐步地降低。晶粒的聚结，类似于一种大鱼吃小鱼的现象。个别的晶粒不停地吸收吸附原 子，或吞并较小的晶粒，或吞并较大的品粒，使得系统的表面能下降。这样一来,品粒不但能持续地增大，且晶粒与晶粒之间的距离也将越来越小，而在晶粒与品 粒之间形成所谓的“缝道(Channel)”，如图(d)。基本上这些缝道就是晶圆 表面尚未被吸附原子或是晶粒所覆盖的区域。当这些位于晶粒间的缝道也相继被填满以后，整个完整的薄膜也就在品圆表 面上初步地形成了，如图1-(e)。以上所描述的薄膜沉积过程虽然复杂，但实 际过程仅仅需要几秒，甚至不到一秒钟的时间，便可以完成。接下来，薄膜的沉 积便向着增加薄膜厚度的方向继续进行了。图1-6薄膜成长途径的三维图示假设我们开始考虑一个比较大的面，而非单一晶粒，因为薄膜成长并非简单 的以二元的方式来一层层向上进行，所以在沉积时，薄膜的表面将会形成许许多 多三次元的不均匀图案或是缺陷(Defects),如图6所示的平台(Terraces),阶梯(Steps)及颈结(Kinks)等。虽然此时薄膜厚度增加的沉积原理，和前面所描 述的步骤类似，但是因为薄膜表面所形成的这些三元结构，有助于增加吸附原子 经表面扩散运动后，与之进行结合，因此薄膜的成长就不再局限于必须依赖晶粒 的产生了。吸附原子可以直接在图6所示的阶梯或颈结等表面键结尚未完全的 7第一章绪论位置，进行所谓的化学性吸附(Chemisorption)。所以，当薄膜的沉积进行到厚 度增加的阶段以后，之前所说过的薄膜初期沉积机制，便不再是使薄膜成长的唯 一途径了。除了要考虑界面的因素，杂质以及掺杂质(Dopants)对长晶或薄膜的成长，也有着相当的影响。尤其是当这些杂质在主要薄膜材质中的浓度已经超过了其固 态溶解度(Solid Solubility)时，会造成杂质或掺杂质在主材质内产生隔离(Segregation)的现象，并且形成新的固态相(Solid Phase)。即便杂质或掺杂质 的浓度不高，吸附原子在晶圆或沉积薄膜表面的扩散运动也会受到影响。主材质 的表面自由能也会据此发生改变，使得整个薄膜沉积的机制变得复杂。尽管如此，在薄膜沉积进行的过程中，在薄膜主材里加入少许或适量的掺杂 质，在大规模集成电路的制程里却是非常普遍的。例如：铝-硅-铜合金，硼磷硅 玻璃(Borophosphosilicate Glass,简称 BPSG 以及多晶硅(Polysilicon)等。总 的来说，这些掺杂质的加入，会影响整个薄膜沉积的进行，如以CVD方式所沉积 的磷硅玻璃(Phosphosilicate Glass),由于Si02里面所含的约为4%-8%的磷原 子，使得晶粒成长(Grain Growth)的速度加快，并且晶粒的外观将变得圆滑，没 有明显的棱角出现。总而言之，杂质会影响晶粒的成长，大小及形状。综上所述，我们可以明确的了解到，薄膜的沉积是一连审涉及吸附原子的吸 附，吸附原子在表面的扩散，以及在适当的阶梯或颈结位置下聚结，从而逐渐形 成薄膜并成长的总和。使这些吸附原子进行长品，晶粒聚结，以及成长的驱动力，则来自由于薄膜成长而持续下降的整体表面自由能(Total Surface Free Energy)o其中，吸附原子的吸附能力，主要取决于粘滞系数(Sticking Coerfficent)o表面的温度越高，吸附原子被表面所吸附的能力就越低。止匕外，吸附原子在晶圆表面所做的迁移(Migration)或扩散，还受到晶圆表面温度的影 响。温度越高，其扩散能力越好，吸附原子也就越容易找到一个理想的位置进 行聚结。所以，晶圆表面温度越高，晶粒也就成长的越大，沉积薄膜的均匀性(Uniformity)也就越好。所以，整个薄膜的结构与薄膜的沉积速率，都与进行沉 积的晶圆表面温度息息相关。川SiH4 LPCVD Si的沉积举例，当工艺温度控制在中低温(约700以下)时，Si的沉积速度与反应温度呈现出如图7所示的正比例关系。当工艺温度 较高(约900C以上)时，Si的沉积速度将随着反取温度的上升而渐渐放缓。当 Si的反应温度小于575时，由于吸附原子在沉积薄膜表面的扩散能力较差，所 沉积下来的Si将呈现出“无长距次序(N。Long-Range Order)”的结构，或叫做“非晶硅(Amorphous Silicon)当温度处在575与650之间时，所沉积下 8第一章绪论来的Si将呈现出多晶硅的结构；当反应温度高于700时，便开始产生“磊晶 硅(Epitaxial Silicon)”。除去晶圆表面温度的影响，粘滞系数还受到工艺压力 以及沉积速度的影响。所以，这两个因素也能影响薄膜沉积出的结构。I1300 1200 1100 1000 900 800 700 600臼1.00.50.20J0.50.20,7 0.8 0.9 0J 1.110s/T(K1)图7以SiH4等反应气体，进行硅薄膜沉积的沉积速率与温度的关系曲线1.2.2 PVD 技术在讨论了薄膜沉积的的原理之后，我们具体介绍一下物理气相沉积(PVD-Physical Vapor Deposition)技术在大规模集成电路制造中的应川。所谓的物理 气相沉积，就是以物理反应方式进行的一种薄膜沉积技术。在半导体制造的发展 过程中，主要的物理气相沉积(简称PVD)技术，包括蒸镀(Evaporation)和溅 射两种。蒸镀是经过对被蒸镀物加热，利川被蒸镀物在高温(接近其熔点)时所 具有的饱和蒸汽压来沉积薄膜的；而溅射则是利川电浆所产生的离子，经过离子 对靶材(Target)所接电极(Electrode)的轰击(Bombardment),使电浆的气相(Vapor Phase)里具有被镀物的粒子(如原子)，然后按照前一节所介绍的沉积过 程来实现薄膜的沉积的。一个简易的真空蒸镀机(Vacuum Evaporator),如图1-8所示，主要是由一 个用来进行真空蒸镀的蒸镀腔(Evaporation Chamber),以及一组川来提供进行 蒸镀所需要的真空度的真空系统组合而成的。在真空蒸镀腔内，固体的蒸镀材料(Evaporation Source)称为蒸镀源，会被置于一个由耐高温且导电的材料所制成 9第一章绪论的地蜗里(Crucible)内，并外接一个直流电源。当适度的电流通过地蜗以后，放 置于地期内的蒸镀源将由于地期的电阻效应所产生的热能，而被加热到接近蒸镀 源的熔点附近。此时，原本处于固体状态的蒸镀源，其蒸发能力将会非常之强。利川这些从蒸镀源蒸发出来的原子，我们可以在置于蒸镀源上面不远处的晶圆表 面上，如图 8所示进行薄膜的沉积。这种方法所需的地蜗，通常是由铜(Molybdenum),铝(Tungsten)或但(Tantalum)制作而成的。而其所需的蒸镀源，则大多采用熔点比较低的一部分材料，例如铝(Aluminum)等。除了图8所示的真空蒸镀法以外，在高温材料的蒸镀上，我们通常采用所 谓的“电子束蒸镀法(Electron Beam Evaporation),简称EBE”来实线。它的 基本原理与图8所示的真空蒸镀法一模一样。它们之间最主要的差异，在于电 子束蒸镀法是利川电子束(Electron Beam)来进行蒸镀源的加热，而且其加热的 范围，可以集中在蒸镀源表面一个极小的区域内，以避免如真空蒸镀法一般，必 须对整个蒸镀源进行加热才能进行沉积的能效极低的镀膜方式。因此，在半导体 制造上的应用，通常是以EBE来进行蒸镀的，例如铝的蒸镀。但是，蒸镀法有着许多的缺点及限制。首先，由于不同材料在同一温度下的 蒸发速率不尽相同，所以蒸镀法对各种合金(Alloy)或是化合物的沉积成分控制 的并不理想。其次，用蒸镀法所沉积而成的薄膜，其阶梯覆盖(Step Coverage)的能力也很不理想。再加上土什烟材质的原子或分子也有一定的蒸发能力，使得其 沉积薄膜的纯度很难控制。基于这些及其它未被列入的缺点及限制，我们在先进 的大规模集成电路制造过程里已经不再使川蒸镀法。取而代之的是具有较好成分 控制能力且阶梯覆盖能力较好的溅射法(Sputtering)。10第一章绪论123溅射原理等离子体(Plasma),也称电浆，是一种被部分离子化的气体(Partially Ionized Gases)o通过对两块相对应的电极板(Electrodes)加以电压，如果电极 板之间的气体分子浓度处于某一特定区间，电极板的表面由于离子轰击(Ion Bombardment)而产生的二次电子(Secondary Electrons),在电极板所产生的电 场下，将能够获得足够的能量，从而与电极板之间的气体分子进行撞击，发生“离 解(Dissociation)“离子化(Ionization)以及“激发(Excitation)”等反应，产生出离子，原子，原子团(Radicals)以及更多的电子，来维持等离子体内各粒 子间的浓度平衡。晶片雕子暗国图9等离子体发生器的基本结构及离子溅射的示意图其中，离子对电极板的轰击(Bombardment)是整个过程的重点。图-9显示 了直流等离子体的负极电极板受到离子轰击的情况。脱离等离子体的带正电荷的 离子，在暗区的电场加速下，将会获得极其高的能量。当离子与负极发生轰击后，遵循动量传递(Momentum Transfer)的原理，离子轰击除了会产生二次电子外，还会把电极板表面的原子给轰击出来。这个过程，被称为“溅射(Sputtering)”。公式2表示在弹性碰撞模型下，不同粒子经撞击所转移的动能大小。其中，M 为被轰击出的电极板原子的质量，m为参与撞击的离子质量，而Em则表示离子 在撞击前所具备的动能。这些被轰击出的电极板原子将进入等离子体里，然后通 过诸如扩散(Diffusion)等方式，最后传递到晶圆的表面，并沉积下来。这种利 11第一章绪论用等离子体独有的离子轰击，以动量传递的原理，在气相(Gas Phase)内制造沉 积元素以便进行薄膜沉积的物理气相沉积技术，被称为“溅射(Sputtering Deposition)基于以上的模型，溅射的沉积过程，基本上可以分为以下几个步 骤：1.等离子体内所产生的部分离子，脱离等离子体并向阴极电板表面移动。2.经过电场加速的离子将轰击(Bombard)阴极电板表面，并由此轰击出电极 板原子。3.被轰击出的电极板原子将进入等离子体内，并最后传递到另一端放置有 晶圆的电极板的表面。4.所有被吸附(Adsorbed)在品圆表面的吸附原子(Adatoms),将根据本章第 一节所介绍的机制及原理，进行薄膜沉积。转移动能二4M(M+m)2(1-2)直流等离子体(DC Plasma)是一种最为简易的产生等离子体的方式。当然，使用直流等离子体的前提条件，就是两个电极板的材料必须是导体才可以，这样 才能避免带电粒子在电极板的表面上积累(这样会使两个电极板构成的回路相当 于一个荷电的电容)。换言之，以直流等离子体进行薄膜的溅射时，所沉积的薄 膜的材质，将是电的导体，如铝(Aluminum),钛(Titanium)等金属材料。而且薄 膜的沉积材料，就是负极电极板的电极材料。我们通常川靶材(Target)”来表 示应川在溅射制程中的负极电极板。因为连接直流电源阴极的靶材，是薄膜溅射 沉积材料的来源,所以随着沉积过程的持续进行,金属靶材的厚度将会越来越薄,因此必须按照适时的频率加以更换。当离子对金属靶材进行轰击并产生靶材原子时，每个离子由于轰击而产生的 靶材原子的数量的比值，被称为“溅射产额(Sputtering Yield)”，通常是以S 来表示。根据对公式1-2的修正，我们可以将溅射产额的数值，以公式3来表 7J oS二被轰击出的靶材原子数/轰击离子数二。Mm/(M+m)2 (Em/UM)(1-3)其中Q是离子与金属靶材之间的撞击夹角，川为离子质量，M为靶材原子 12第一章绪论量，UM为金属靶材原子的键结能量。以氨离子对银靶材的溅射为例，当氨离子 的能量介于100eV到600eV时，所产生的溅射产额S约在0.5到3.5之间。尤其 是在撞击夹角约为60左右时，能产生最高的溅射产额(并非每种金属靶材都 适川这个范围)。图10(a)显示了几种金属材料对应不同离子能量下的S值关 系曲线。在大规模集成电路的金属化(Metallization)制程中，许多常用的导电的金 属实际上是多种金属的合金(Alloy),如铝硅铜(AlSiCu)合金及钛铝(TiW)合金便 是比较常见的例子。在金属溅射刚刚开始的一段时间里，因为不同金属被离子轰 击出的溅射产额都不一样，所以在薄膜沉积的初期，沉积薄膜的成分，将与合金 金属靶材的组成有着相当大的差距，如图10(b)所示。此时的薄膜，将含有比 较多的高溅射产额值的原子。当比较容易被溅射出的原子陆续地从合金靶材表面 移出之后，合金靶材表面的比较难于被溅射出的原子浓度将会上升，使得两者的 溅射流量开始如图10(b)所示的此消彼长，最后达到一个平衡的状态。此时所 沉积的薄膜，其合金的含量比例与合金靶材的组成极为接近。因此，为了维持沉 积薄膜的合金成分的稳定性(Stability)与重复性(Repeatibility),在溅射沉积 的初期，通常暂时以一片可以移动的遮挡片(Shutter)隔离品圆与合金靶材。等 到溅射趋于稳定以后，再移开遮挡片进行沉积。这样一来，还可以避免金属靶材 的表面由于氧化而产生的氧化物，在溅射镀膜的初期，随同其它元素一起沉积到 晶圆的表面。磁捽操作何世J A1000 i0.000 100.000ZncuAlsiTi雕子能量(eV)(a)对蜥t金榭榨5在不同的Ar雄子能M下的3侦分伟曲银13第一章绪论沉箱畤I司(b)断合金蠲阳I频,靶为不H s图 1-10图5-n显示一个两相合金靶材处于稳定状态下时，溅射流量、靶材表面、以及靶材内部的合金组成比例的示意图。为了方便理解，这里仅以一层组成来代 表它们的组成情况。S.=2xS0樵擎流量-。OO(1：1)比表面-OOOOOOOO（1：2）纪内部-ooQoeoeooo e（i：i）图1-11显示一个由两种不同金属所组成的金属靶材，当溅射达到稳定状态后，金属靶材内 部、表面以及被轰击出的原子含量的比例情况。其中实心原子的溅射产额是空心原子的两倍。由上所述，我们可以知道溅射的发生原理，源自离子对位于负极的金属靶材 的轰击。而离子的浓度(或数量)则取决于等离子体内高能二次离子的浓度。总 的来说，溅射并非一种能量使用效率较好的物理反应。离子在穿越负极暗区(Cathode Dark Space)时所获得的能量，在完成轰击以后，约有70%的能量转化 为热，约有25%的能量用来产生二次电子，而只有约为2.2%的能量川在了溅射的 步骤上。这就是为什么溅射的金属靶材必须配备足够的冷却装置，以避免靶材表 14第一章绪论面温度过高，而使得“蒸镀”的现象发生在溅射中的原因。因为产生的电子数量 并不算多，而且电子可以快速地经过其它接地的区域(例如反应腔腔壁)从等离 子体内移出，所以如何维持电子在等离子体内的浓度(或数量)，并减少其从等 离子体内移出的课题，就成了直流等离子体进一步发展的重点。于是，“磁控直 流溅射法(Magetron DC Sputtering)也就应运而生