ASIC集成电路的设计流程.pptx

n n集成电路产业发展历程n n摩尔定律:每平方厘米的晶体管数每每平方厘米的晶体管数每1818个月翻一番个月翻一番 芯片的最大时钟频率大概每芯片的最大时钟频率大概每2.1682.168年增长一倍年增长一倍n n集成电路设计方法 手工设计阶段 计算机辅助设计 计算机辅助工程 电子设计自动化 (HDL语言和综合工具)VLSI EDAn n硬件描述语言:n nHDL hardware description language verilog HDL VHDL 实现从抽象的行为与功能描述到具体的内部线路结构描述 n n自动综合工具:ASIC的概念n nASIC(Application Specified Integrated CircuitApplication Specified Integrated Circuit)专用集成电路设计过程:ASICASIC设计者用设计者用HDLHDL在在RTLRTL级实现逻辑功能级实现逻辑功能EDAEDA工具提供商提供综合工具将工具提供商提供综合工具将RTLRTL代码转换成代码转换成ASICASIC生产商生产商提供的基本功能逻辑单元提供的基本功能逻辑单元 布局布线工具完成后端版面设计布局布线工具完成后端版面设计n nSOC system on chipn nIP (intellectual property)知识产权 核(core)设计好并通过验证的模块全定制n n所有版图都是设计者设计完成所有版图都是设计者设计完成,制造厂商只需要将制造厂商只需要将其印刷在晶片上其印刷在晶片上.全定制设计开始于晶体管级全定制设计开始于晶体管级n n灵活灵活:能控制所有的电路参数能控制所有的电路参数,n n能达到最好的性能和最低功耗能达到最好的性能和最低功耗.n n设计成本高设计成本高,风险大风险大.n n适合于可多次复用适合于可多次复用,产量非常大或对性能功耗要求产量非常大或对性能功耗要求非常苛刻的设计非常苛刻的设计,如如CPU,CPU,标准单元电路标准单元电路半定制n n标准单元是已设计好的具有一定逻辑功能的单元电标准单元是已设计好的具有一定逻辑功能的单元电路路,这些单元电路已经完成了紧凑的布局布线这些单元电路已经完成了紧凑的布局布线,经过经过严格测试严格测试,能保证逻辑功能和严格时序能保证逻辑功能和严格时序.如门电路如门电路,触触发器发器,RAM,RAM等等n n单元电路由专用集成电路厂商设计好并放入他们的单元电路由专用集成电路厂商设计好并放入他们的标准单元库中提供给设计者标准单元库中提供给设计者.n n需要所有掩膜层设计需要所有掩膜层设计,周期相对长周期相对长(2(2月月),),少量成本高少量成本高n n体积小体积小,支持复杂设计支持复杂设计,用户定制性能好用户定制性能好,批量生产成批量生产成本低本低n n门阵列采用一种掩膜版编程的集成电路设计技术门阵列采用一种掩膜版编程的集成电路设计技术.n n生产厂商提供的基片上完成生产的基本阵列生产厂商提供的基片上完成生产的基本阵列,需要需要定制的只有掩膜层只有布线层定制的只有掩膜层只有布线层n n二输入与非门二输入与非门 (门海门海)效率低效率低n n嵌入式门阵列嵌入式门阵列,结构化专用集成电路结构化专用集成电路 基片上已经集成了一些逻辑功能块基片上已经集成了一些逻辑功能块 如处理器如处理器,RAM,DLLRAM,DLL等等n n成本低成本低 资源浪费资源浪费 不够灵活不够灵活 周期短周期短(2(2周周)n nFPGA基于SRAM技术,结构灵活,但逻辑不能保持,资源丰富,支持大规模电路设计(百万门),价格昂贵n nCPLD 基于Flash技术,逻辑写入后可以保持,结构简单,逻辑延时小,功耗小,资源少,价格低.n nPLDPLD市场目前只剩下市场目前只剩下AlteraAltera，XilinxXilinx，LatticeLattice，ActelActel，QuickLogicQuickLogic，AtmelAtmel六家公司，其中前六家公司，其中前5 5家为专业家为专业PLDPLD公司，公司，并且前并且前3 3家几乎占有了家几乎占有了9090的市场份额，而我们一般使用的市场份额，而我们一般使用AlteraAltera，XilinxXilinx公司的公司的PLDPLD居多，所以典型布局和布线的工居多，所以典型布局和布线的工具为具为AlteraAltera公司的公司的Quartus IIQuartus II和和Maxplus IIMaxplus II、XilinxXilinx公司的公司的ISEISE和和FoudationFoudation。n n功能仿真功能仿真:典型工具有典型工具有MentorMentor公司的公司的ModelSimModelSim、SynopsysSynopsys公司的公司的VCSVCS和和VSSVSS、AldecAldec公司公司 的的ActiveActive、CadenseCadense公司的公司的NCNC。n n综合工具：典型工具有综合工具：典型工具有MentorMentor公司的公司的LeonardoSpectrumLeonardoSpectrum、SynopsysSynopsys公司的公司的DCDC、SynplicitySynplicity公司的公司的SynplifySynplify。n nDRC:Design Rule Check ERC:Electrical Rule Check DRC:Design Rule Check ERC:Electrical Rule Check n nRTL register-transfer levelRTL register-transfer leveln n等效性检查等效性检查:检查两个设计在功能上是否等价检查两个设计在功能上是否等价n n功能正确的参考设计功能正确的参考设计 修改后的实现设计（待验修改后的实现设计（待验证的设计）证的设计）n n预研阶段预研阶段n n顶层设计阶段顶层设计阶段n n模块设计阶段模块设计阶段n n模块实现阶段模块实现阶段n n子系统仿真阶段子系统仿真阶段n n系统仿真系统仿真,综合和版面设计前门级仿真阶段综合和版面设计前门级仿真阶段n n后端版面设计后端版面设计n n测试矢量准备测试矢量准备n n后端仿真后端仿真n n生产生产n n硅片测试硅片测试预研任务任务:n n初始的产品系统结构设计初始的产品系统结构设计n n产品的初始规划与资源需求统计产品的初始规划与资源需求统计n n风险和成本分析风险和成本分析可行性分析可行性分析:利润模型分析利润模型分析,开发周期分析开发周期分析,资源需求分析资源需求分析,初始架构设计初始架构设计输出输出:n n项目时间和资源需求估计项目时间和资源需求估计n n面积估计面积估计n n研发预算估计研发预算估计n n初始系统结构设计初始系统结构设计n n风险分析风险分析n n目标目标 可行性可行性 n n设计线路设计线路 开发工具的选择开发工具的选择顶层设计阶段任务：任务：n n书写功能需求说明书写功能需求说明n n顶层结构必备项顶层结构必备项n n分析必选项分析必选项-需要考虑技术灵活性、资源需求及开发周期需要考虑技术灵活性、资源需求及开发周期n n完成顶层结构设计说明完成顶层结构设计说明n n确定关键的模块（尽早开始）确定关键的模块（尽早开始）n n确定需要的第三方确定需要的第三方IPIP模块模块n n选择开发组成员选择开发组成员n n确定新的开发工具确定新的开发工具n n确定开发流程确定开发流程/路线路线n n讨论风险讨论风险n n预计硅片面积、输入预计硅片面积、输入/输出引脚数输出引脚数 开销和功耗开销和功耗顶层设计阶段输出：输出：n n功能需求说明n n顶层结构设计说明n n初始的开发计划和资源需求项目经理任务：n n完成项目计划n n确定资源（项目组、设备 工具）n n组织培训课程模块级详细设计阶段任务：任务：n n顶层架构分解成更小的模块顶层架构分解成更小的模块n n定义模块的功能和接口定义模块的功能和接口n n回顾并完善上一阶段完成的初始项目开发计划和回顾并完善上一阶段完成的初始项目开发计划和顶层结构设计文档顶层结构设计文档n n风险分析（作必要修改风险分析（作必要修改 降低风险）降低风险）n n组织开发小组学习开发规范（代码风格、开发环组织开发小组学习开发规范（代码风格、开发环境的目录结构、综合命令脚本）境的目录结构、综合命令脚本）n n检查芯片设计规则（温度检查芯片设计规则（温度 封装封装 引脚引脚 供电）供电）n n重新估计芯片门数重新估计芯片门数模块级详细设计阶段输出：输出：n n所有模块的设计文档所有模块的设计文档n n准确的项目开发计划准确的项目开发计划项目经理任务：项目经理任务：n n分析和管理开发风险分析和管理开发风险n n更新开发计划、分配工作更新开发计划、分配工作n n开始考虑芯片验证开始考虑芯片验证/确认确认n n建立一个文档建立一个文档/代码管理机制代码管理机制模块实现阶段任务：n n模块及设计、编码、测试和综合n n芯片级的测试环境设计、编码和测试n n给出一个更准确的芯片面积估计模块实现阶段n n输出：n n所有的模块设计、代码和模块级的测试n n初始的模块级综合n n最终决定芯片的引脚模块实现阶段管理者的任务：管理者的任务：n n提供文档规范和对设计文档验收提供文档规范和对设计文档验收n n设立和讲解验收过程设立和讲解验收过程 确定哪些部分在什么时候验收确定哪些部分在什么时候验收n n每周组织会议每周组织会议 了解进度了解进度 对发现的问题进行解决对发现的问题进行解决n n生产厂商谈判初始化版图设计的时间生产厂商谈判初始化版图设计的时间 以及需其他提交材以及需其他提交材料料n n验收测试设计验收测试设计 分析测试覆盖率分析测试覆盖率n n开始安排资源准备开始安排资源准备 项目原型化和硅片测试项目原型化和硅片测试n n准备好第三方芯片的仿真模型准备好第三方芯片的仿真模型风险分析：项目进度风险分析：项目进度 芯片面积芯片面积模块设计：细化设计说明模块设计：细化设计说明-模块设计模块设计-编码编码-仿真仿真-综合综合子系统仿真阶段n n任务：n n撰写并验收测试列表文档n n撰写测试伪代码 n n仿真输出：n n仿真结果系统仿真、综合和版图设计前门级仿真任务：任务：n n撰写和验收系统测试文档撰写和验收系统测试文档n n编写测试代码编写测试代码n n进行进行RTLRTL级仿真和门级别仿真级仿真和门级别仿真n n记录跟踪问题的解决过程记录跟踪问题的解决过程n n检查芯片是否满足设计规范检查芯片是否满足设计规范n n开始撰写芯片的是使用指南开始撰写芯片的是使用指南n n编写系统综合脚本、对系统进行综合编写系统综合脚本、对系统进行综合n n根据芯片特性，画出芯片内模块布局位置根据芯片特性，画出芯片内模块布局位置系统仿真、综合和版图设计前门级仿真输出n nRTL级仿真和门级仿真 测试报告n n综合后的网表后端版面设计（由ASIC生产商完成）后端版图设计包括后端版图设计包括:平面图设计平面图设计,模块布局模块布局,时钟树插入时钟树插入,布线布线,时序分析时序分析ASICASIC生产商输出：生产商输出：n n布局布线完成后的时间面积信息布局布线完成后的时间面积信息n n布局布线完成后的网表和标准延时信息布局布线完成后的网表和标准延时信息n n硅片制造的信息硅片制造的信息 连接负载文件连接负载文件,电容负载文件电容负载文件,标准时延格式文件标准时延格式文件任务：任务：n n测试版和最终版网表的版图设计测试版和最终版网表的版图设计n n检查网表和测试矢量的错误检查网表和测试矢量的错误n n生成版图设计后的时间和面积信息生成版图设计后的时间和面积信息版面设计后仿真/综合阶段输出：输出：n n最终版本的网表最终版本的网表n n测试矢量文件测试矢量文件n n版面设计后仿真和静态时序分析结果版面设计后仿真和静态时序分析结果任务：任务：n n综合测试电路插入和测试矢量生成综合测试电路插入和测试矢量生成n n生成一个版图设计文档生成一个版图设计文档n n支持版图设计（平面设计和版图检查）支持版图设计（平面设计和版图检查）n n版图设计之后的重新综合版图设计之后的重新综合n n生产签字阶段n n测试硅片准备阶段n n硅片测试阶段n n架构(Architecture)设计n n1、芯片架构选择和设计n n2、芯片设计的特殊考虑n n3、制定架构（或功能）规范(Architecture Specification)n n4、制定芯片功能验证计划芯片架构选择和设计n n软硬件的划分n n硬件功能模块的划分n nIP选择和设计n n模块互连机制的选择和设计n n架构的建模和仿真芯片设计的特殊考虑芯片设计的特殊考虑n n芯片制造商和工艺选择芯片制造商和工艺选择n n设计的层次化设计的层次化n n时序闭合性设计时序闭合性设计n n可调试性设计可调试性设计n n可测试性设计可测试性设计n n可验证性设计可验证性设计n n低功耗设计低功耗设计制定架构（或功能）规范制定功能验证计划ASIC 设计思想n n层次化设计 自上而下 自下而上 结合n n串行设计n n流水线技术n n乒乓操作流水线的基本概念流水线的性能指标n n流水线的吞吐率流水线的吞吐率n n解决流水线瓶颈的方法之一：瓶颈段细分解决流水线瓶颈的方法之一：瓶颈段细分流水线的性能指标n n流水线的吞吐率流水线的吞吐率n n解决流水线瓶颈的方法之二：重复设置瓶颈段解决流水线瓶颈的方法之二：重复设置瓶颈段流水技术流水技术流水技术是指：将一个重复的时序过程分解是指：将一个重复的时序过程分解成为若干个子过程，而每个子过程都可有效地在成为若干个子过程，而每个子过程都可有效地在其专用功能段上与其他子过程同时执行。其专用功能段上与其他子过程同时执行。流水技术的特点(1)(1)流水过程由多个相联系的子过程组成，每个流水过程由多个相联系的子过程组成，每个子过程称为流水线的子过程称为流水线的“级级”或或“段段”。“段段”的数的数目称为流水线的目称为流水线的“深度深度”。(2)(2)每个子过程由专用的功能段实现；每个子过程由专用的功能段实现；流水线的基本概念(4)(4)流流水水线线需需要要有有“通通过过时时间间”（第第一一个个任任务务流流出出结结果果所所需需的的时时间间），在在此此之之后后流流水水过过程程才才进进入入稳稳定定工工作作状状态，每一个时钟周期（拍）流出一个结果；态，每一个时钟周期（拍）流出一个结果；(3)(3)各个功能段所需时间应尽量相等，否则，时间长各个功能段所需时间应尽量相等，否则，时间长的功能段将成为流水线的瓶颈，会造成流水线的的功能段将成为流水线的瓶颈，会造成流水线的 “堵塞堵塞”和和“断流断流”。这个时间一般为一个时钟。这个时间一般为一个时钟周期周期（拍）；（拍）；(5)(5)流水技术适合于大量重复的时序过程，只有输入流水技术适合于大量重复的时序过程，只有输入端能连续地提供任务，流水线的效率才能充分发端能连续地提供任务，流水线的效率才能充分发挥。挥。流水线的基本概念