半导体集成电路原理与设计—第五章.pptx

ECL ECL电路结构：电路结构：电路结构：电路结构：输入级，输入级，同时实现或同时实现或/或非逻辑功能，为非或非逻辑功能，为非饱和型电路。饱和型电路。基准电源基准电源-为为T4管管提供参考电压提供参考电压VBB。输出级，输出级，解决输解决输入与输出电平匹入与输出电平匹配问题。配问题。实现或实现或/或非功能或非功能 ECL ECL电路工作原理（输入低电平）：电路工作原理（输入低电平）：电路工作原理（输入低电平）：电路工作原理（输入低电平）：-0.59V-1.29V-1.99V输入全为输入全为-1.75V(0)全部截止全部截止-0.98V0V使输入管导通必须满足发使输入管导通必须满足发射极电位高于射极电位高于-1.99V,输入输入为低电平为低电平-1.75V时时,输入管输入管发射极得到电位为发射极得到电位为-2.45V,所以输入管截止所以输入管截止.ECL ECL电路工作原理（输入高电平）电路工作原理（输入高电平）电路工作原理（输入高电平）电路工作原理（输入高电平）：-0.59V-1.29V-1.99V任一输入为任一输入为-0.924V(1)-0.98V0V使输入管导通必须满足发使输入管导通必须满足发射极电位高于射极电位高于-1.99V,输入输入为低电平为低电平-1.75V时时,输入管输入管发射极得到电位为发射极得到电位为-1.624V,所以输入管导通所以输入管导通.射极输出器作用射极输出器作用射极输出器作用射极输出器作用1、进行电平位移：、进行电平位移：VC1、VC2输出电平比标准电平高，所以需要电平位移。输出电平比标准电平高，所以需要电平位移。由于射极输出晶体管由于射极输出晶体管VBE为为0.7V，同时，同时RC1、RC2为输出管提供基流为输出管提供基流引起压降，使输出电位引起压降，使输出电位达到达到ECL标准电平。标准电平。2、提高负载能力、扩大逻辑功能。、提高负载能力、扩大逻辑功能。输出阻抗输出阻抗7欧欧姆左右，带载姆左右，带载能力很强。能力很强。射极开路输出，射极开路输出，可驱动传输线。可驱动传输线。参考电压源参考电压源参考电压源参考电压源要求：具有高的稳定性。要求：具有高的稳定性。数值：高低电平中心，使高低电平的噪声容限基本相等。数值：高低电平中心，使高低电平的噪声容限基本相等。温漂：温度升高时，引起温漂：温度升高时，引起VBE6下降，则下降，则VBB升高，此时升高，此时D1、D2结压降也降低，使结压降也降低，使VBB 降低。降低。ECL ECL电路电压传输特性电路电压传输特性电路电压传输特性电路电压传输特性 由于由于ECL电路有或和或非两种逻辑状态，所以电压传输特性曲线电路有或和或非两种逻辑状态，所以电压传输特性曲线有两条，一条对应于有两条，一条对应于“或或”输出与输入间电压关系，一条对应于输出与输入间电压关系，一条对应于“或或非非”输出与输入之间的电压关系。输出与输入之间的电压关系。1 1区：区：区：区：输入电压在输输入电压在输入低电平的最小值入低电平的最小值VILmin和最大值和最大值VILmax之间变化时，定偏管之间变化时，定偏管T2导通，输入管导通，输入管T1截截止。此时或输出端保止。此时或输出端保持低电平持低电平VOL不变，不变，而此时或非输出端维而此时或非输出端维持高电平持高电平VOH。2 2区：区：区：区：定偏管和输入管同时导通，但它们的导通状况不同。当输入电压定偏管和输入管同时导通，但它们的导通状况不同。当输入电压高于高于VILmax且低于参考电压且低于参考电压VBB时，时，T2管开始导通，而输入管管开始导通，而输入管T1倾向于截倾向于截止，因此或端的输出电平要低于或非端的输出电平；当输入电压高于止，因此或端的输出电平要低于或非端的输出电平；当输入电压高于VBB并低于并低于VIHmin（输入高电平的最小值）时，（输入高电平的最小值）时，T2管开始截止，而输入管管开始截止，而输入管T1导通，此时或输出端电平要高于或非端输出电平。输入电平从导通，此时或输出端电平要高于或非端输出电平。输入电平从VILmax增加到增加到VIHmin时，输出电平发生转换，即或非输出由原来的高电平输出时，输出电平发生转换，即或非输出由原来的高电平输出转换为低电平输出，而或输出端由低电平输出翻转为高电平输出。转换为低电平输出，而或输出端由低电平输出翻转为高电平输出。3 3区：区：区：区：输入电压高于输入电压高于VIHmax时，此时时，此时T1管将完全导通而管将完全导通而T2管处于完全截管处于完全截止的状态。随着输入电平的进一步升高，由于止的状态。随着输入电平的进一步升高，由于T2管的截止，或输出端始管的截止，或输出端始终维持在高电平；但或非输出端情况要复杂一些，从图中可以看出特性终维持在高电平；但或非输出端情况要复杂一些，从图中可以看出特性曲线继续向下倾斜。主要原因如下：在晶体管工作过程中，其线性区到曲线继续向下倾斜。主要原因如下：在晶体管工作过程中，其线性区到饱和区过度所引起的饱和区过度所引起的VBE变化非常小，只有变化非常小，只有0.1V左右，所以左右，所以T1发射极电发射极电位会随着输入电平的增加而升高，集电极电流也随之增大，因此或非端位会随着输入电平的增加而升高，集电极电流也随之增大，因此或非端的输出电平会不断下降，表现为曲线不是平直的而是向下倾斜的。的输出电平会不断下降，表现为曲线不是平直的而是向下倾斜的。拐点的出现原因：拐点的出现原因：拐点的出现原因：拐点的出现原因：如果输入电压继续升高到如果输入电压继续升高到-0.8V时时,T1管将倾向于饱管将倾向于饱和和,但在输入电平达到但在输入电平达到-0.4V之前之前,晶体管还有放大作用晶体管还有放大作用,所以特性曲线继续所以特性曲线继续向下倾斜。如果输入电平增大到向下倾斜。如果输入电平增大到-0.4V时，时，T1管进入饱和状态而失去放大管进入饱和状态而失去放大作用。此时特性曲线中的输出电平不再下降，其拐点位置即为晶体管的作用。此时特性曲线中的输出电平不再下降，其拐点位置即为晶体管的饱和点。如果输入电平进一步升高，饱和点。如果输入电平进一步升高，T1管的管的BE结和结和BC结都处于正偏，结都处于正偏，所以输出电平将随着输入电平的升高而不断增加，表现为或非输出特性所以输出电平将随着输入电平的升高而不断增加，表现为或非输出特性曲线在经过拐点之后开始回升，即向上倾斜。曲线在经过拐点之后开始回升，即向上倾斜。ECL ECL电路的瞬态特性电路的瞬态特性电路的瞬态特性电路的瞬态特性上升上升时间时间下降下降时间时间 传输延迟时间传输延迟时间传输延迟时间传输延迟时间延迟时间产生：延迟时间产生：延迟时间产生：延迟时间产生：电路输入端加上一个正脉冲，输入电平变为高电平，在电路输入端加上一个正脉冲，输入电平变为高电平，在前级门的驱动下，输入电流流过输入管的基极串联电阻前级门的驱动下，输入电流流过输入管的基极串联电阻rb1，对输入管基极，对输入管基极节点电容进行充电，节点电容包括输入管发射结势垒电容和扩散电容、集节点电容进行充电，节点电容包括输入管发射结势垒电容和扩散电容、集电结势垒电容。随着不断的充电，输入管开始导通，集电极电流进一步增电结势垒电容。随着不断的充电，输入管开始导通，集电极电流进一步增加，同时继续对输入管的发射结势垒电容和扩散电容充电。输入管导通之加，同时继续对输入管的发射结势垒电容和扩散电容充电。输入管导通之后，集电极电压后，集电极电压VC开始下降，此时输入管的集电结势垒电容、全部输入管开始下降，此时输入管的集电结势垒电容、全部输入管的隔离结电容、电阻的隔离结电容、电阻RC1的寄生电容、其它输入管的的寄生电容、其它输入管的BC结势垒电容灯都要结势垒电容灯都要开始放电，所以或非输出的电压下降速度还和结点电容放电速度相关。开始放电，所以或非输出的电压下降速度还和结点电容放电速度相关。从上面分析可以看出，从上面分析可以看出，ECL电路的速度与结点电容的充放电过程有关，电路的速度与结点电容的充放电过程有关，要提高速度，必须提高要提高速度，必须提高ECL电路中晶体管的特征频率和减少基极电阻和各电路中晶体管的特征频率和减少基极电阻和各种电容。种电容。NPN晶体管中的无源寄生器件晶体管中的无源寄生器件 ECL ECL电路的逻辑扩展电路的逻辑扩展电路的逻辑扩展电路的逻辑扩展具有多个具有多个“或或”和或非端输出的和或非端输出的ECL电路电路点与点与线或线或或与非或与非/或与门电路或与门电路 ECL ECL电路的版图设计电路的版图设计电路的版图设计电路的版图设计步骤：步骤：划分隔离区划分隔离区基本设计条件的确定基本设计条件的确定各单元图形设计各单元图形设计布局和布线布局和布线1、划分隔离区：和、划分隔离区：和TTL电路划分隔离区原则相同电路划分隔离区原则相同包括所采用的工艺、包括所采用的工艺、基本工艺设计参数、基本工艺设计参数、版图设计规则等。版图设计规则等。Q1、Q2、Q3Q4Q5、Q6、Q7RC11、RC21、RC12、RC22Q8RB1、RB2、RE1Q12、Q13RB3、RB4、RB5、RE2Q11、Q14Q16、Q17Q9、Q10R1、R2、R3、R4Q15、Q18D1D22、各单元图形设计、各单元图形设计 晶体管和二极管的图形结构设计晶体管和二极管的图形结构设计考虑因素：考虑因素：发射极电流发射极电流特征频率特征频率*输入管：输入管：采用双基极条形结构，获得高的特征频率采用双基极条形结构，获得高的特征频率*输出管：输出管：采用梳形结构，获得大的电流及高的特征频率采用梳形结构，获得大的电流及高的特征频率*参考电压源中晶体管：参考电压源中晶体管：由于工作在直流状态，不需要很由于工作在直流状态，不需要很高的高的fT，所以可以适当放宽尺寸以提高成品率，所以可以适当放宽尺寸以提高成品率电阻的图形结构电阻的图形结构*RC和和RE：阻值小，但比值对输出电平有影响，所以要求阻值小，但比值对输出电平有影响，所以要求精度及比值，所以采用胖形结构，且排列方向一致精度及比值，所以采用胖形结构，且排列方向一致*R1、R2、R3、R4：阻值大，所以采用瘦型结构；其中阻值大，所以采用瘦型结构；其中R1和和R2的比值影响参考电压的大小，所以对比值要求精度高，的比值影响参考电压的大小，所以对比值要求精度高，采用宽度相同、排列方向相同的长条行结构采用宽度相同、排列方向相同的长条行结构*RB：阻值大，精度要求不高，采用基区沟道电阻：阻值大，精度要求不高，采用基区沟道电阻布局布线布局布线考虑因素：散热、工作稳定性等考虑因素：散热、工作稳定性等*输出管电流大，所以将它们排列在版图周边，以利于散热输出管电流大，所以将它们排列在版图周边，以利于散热*由于电路工作速度很快，为避免不同门之间的干扰，将它由于电路工作速度很快，为避免不同门之间的干扰，将它们对称排列在版图两侧们对称排列在版图两侧*参考电压源一般设计在版图中间，以缩短布线长度参考电压源一般设计在版图中间，以缩短布线长度*输出管地线与门地线分别设置输出管地线与门地线分别设置 隔离结面积大，寄生电容对电路延隔离结面积大，寄生电容对电路延迟有影响，为使或和或非两端的平均延迟有影响，为使或和或非两端的平均延迟相对称，所以定偏管隔离区的面积与迟相对称，所以定偏管隔离区的面积与输入管隔离区面积一样。输入管隔离区面积一样。