高速电路板电磁兼容性分析.doc

毕 业 论 文

论文题目： 高速电路板电磁兼容性分析

系 部：
专业名称：
班 级： 学 号：
姓 名：
指导教师：
完毕时间： 年月 日

高速电路板电磁兼容性分析

摘要：本文首先对电磁兼容基本概念作出了简要回答，接着引出了在高速电路板中存在电磁兼容问题，重要是其产生原因，重点是电磁干扰内容，以及对应处理措施。由这些问题给出了高速电路板在电磁兼容性上设计措施，包括了元器件放置、去耦电容放置等基本原则。最终通过对PCBMOD仿真软件简朴简介使PCB板EMC问题在计算机辅助软件协助下大为简化，使复杂问题在现实应用中处理成为也许。
关键词：电磁兼容性（EMC）；电磁干扰（EMI）；电磁敏感性（EMS）

High speed circuit board electromagnetic compatibility analysis

Abstract: This article first has made the brief reply to the electromagnetic compatibility basic concept, then has drawn out the electromagnetic compatibility question which exists in the high-speed circuit board, mainly is the reason which it produces, the key point is the electromagnetic interference content, as well as corresponding solution.Has given the high-speed circuit board in electromagnetic compatibility design method by these questions, has contained the primary device laying aside, the decoupling electric capacity laying aside and so on the basic principle.Finally through causes PCB to the PCBMOD simulation software simple introduction the board the EMC question to assist the software in the computer under the help is greatly the simplification, causes the complex question in the reality application solution into possible

Key words: Electromagnetic compatibility（EMC）； Electromagnetic interference（EMI）；Electromagnetic sensitivity（EMS）

目录

引言 2
1.电磁兼容性概念与内容 3
1.1电磁兼容概念 3
1.2电磁兼容包括内容 3
2.高速电路板电磁兼容性 4
2.1高速电路板电磁干扰产生原因 4
2.2电磁干扰处理措施 5
3.PCB板电磁兼容性设计原则及措施 6
3.1 元器件放置 7
3.2 PCB板叠层布线 7
3.3 去耦电容放置及使用措施 8
4.PCB板EMC仿真分析 8
4.1 EMC仿真简介 8
4.2 PCBMOD仿真软件 8
5.应用单片机设计PCB板 10
5.1设计流程 10
5.2设计注意事项. 10
结束语 11
参照文献 12
道谢词 13

引言
科学技术发展，尤其是集成电路发展，带动着高速电路飞速发展，电子设备体积越来越小，集成度却越来越高，高速、高密度数字电路设计成为重要发展方向。伴随逻辑电路中时钟频率提高、板上器件数和布线数不停增长，印制板电磁兼容性问题越来越突出。这些问题处理直接关系到数字电路功能实现和电子设备质量。
正如前面所说，电路工作频率越来越高使电路板EMC问题越来越复杂，目前CPU工作时钟频率已经到达4GHz。正因如此，才需要我们深入研究高速电路板电磁兼容性问题，尽量早发现问题，并实现PCB板EMC设计所提出规定，就可以防止产品定型生产之后再处理问题所带来成本上升和时间延误。

1.电磁兼容性概念与内容
1.1电磁兼容概念
在现代社会里，微电子技术已深入到各个领域。由于电子技术中高频器件占据很大份额，使人们并不但愿见到电磁辐射几乎无处不在，形成了一种所谓电磁污染。此外由于工作空间狭窄，许多电磁能量辐射体与接受装置不得不现互相为邻，影响到这些设备正常工作与效率。这些问题处理都需要用到电磁兼容（Electromagnetic Compatibility, EMC）有关理论。国际电工委员会对电磁兼容性定义为：EMC是电子设备一种功能，电子设备在环境中完毕其功能，而不产生不能容忍干扰。电磁兼容性问题已经形成一门新学科，也是一门以电磁场理论为基础，包括信息、电工、电子、通信、材料、构造等学科边缘科学。电磁兼容性问题也是规定多动手实践一门技术，仅仅是理论知识积累只能将理解停留在表面，只有多动手操作，多掌握实践经验才能深入掌握分析技巧。
1.2电磁兼容包括内容
根据IEC给出定义我们可以用一种通俗说法：EMC就是研究设备或系统电磁干扰和抗扰度问题，也就是说所有电子设备既不要成为一种电磁干扰源，对周围设备正常工作产生不良影响；又能承受周围电磁环境中从多种途径传播多种电磁干扰，而保证自身设备正常工作。
电磁兼容（EMC）=电磁干扰（EMI）+电磁敏感度（EMS）
电磁干扰是指任何也许引起装置、设备或系统性能减少或者对有生命或无生命物质产生损害作用电磁现象。任何一种电磁干扰现象发生都要具有三个要素：干扰源，耦合途径，敏感设备。
在电磁兼容理论中，电磁干扰源是指产生电磁干扰器件、设备、分系统、系统或自然现象。一般说来电磁干扰源分为两大类：自然干扰源和人为干扰源。
敏感设备是指对电磁干扰发生响应系统或设备总称。要注意许多电器装置既是辐射体又是敏感体，如计算机内部时钟脉冲频率发生器工作时将泄漏出电磁辐射担当干扰源角色，但同步又易受到外界电磁能量影响而成为敏感体。
耦合途径是指把能量从电磁干扰源耦合到敏感设备上，并引起该设备响应媒介。一般有两种方式：传导耦合方式和辐射耦合方式。
传导耦合：这种方式比较简朴，由于干扰源与敏感设备之间有明确连接电路，电磁能量就沿着连接电路从干扰源传播到敏感设备上。
辐射耦合：由于没有详细连接电路，电磁能量只能以电磁波方式在空间传播，从干扰源传到敏感设备。
2.高速电路板电磁兼容性
2.1高速电路板电磁干扰产生原因
数字电路中，在系统时钟频率超过50MHz并且工作在这这个频率之上电路已经占到整个电子系统三分之一以上，或采用了上升／下降时间少于5ns器件，就是高速电路，考虑传播线效应和传播延迟。实际上，信号上升沿与下降沿谐波频率比自身频率高诸多，就导致不能按照理论传播来计算。数字电路时钟信号包括了大量谐波分量，因此数字电路时钟频率就不能当作是PCB布线中最高频率，从而就为PCB板中通过射频电流提供了先决条件。
又由电磁场基本理论可知，当PCB印制线中存在射频电流时，电流从电流源流到负载，通过返回途径返回形成闭合回路，就会形成磁场，该磁场又会产生一种辐射磁场，与电磁波形成与传播类似，电磁场交互作用实现了射频能量产生与传播。由于PCB印制线与射频电流返回途径没有完全重叠，磁场与返回构造间磁通耦合就没有到达百分之百，剩余射频电流就是在PCB板中引起电磁干扰重要原因。如图1所示

图1 高速电路板电磁干扰产生原因
印制电路板中电磁干扰问题包括高频信号之间串扰问题，高频信号电磁辐射问题，高频信号传播反射问题，其中尤以高频辐射问题最为严重，由于频率越高，印制线、电源线阻抗就越高，因此就会通过公共阻抗耦合产生干扰，频率增高会使寄生电容容抗减小，就轻易发生串扰。
现详细阐明如下：
（1） 高频器件辐射电磁干扰，一般状况下，PCB板工作频率太高，布线布局不合理，没有采用有效屏蔽措施就会导致辐射干扰。数据显示产生干扰噪声是时钟频率3倍。
（2） 系统电源自身噪声干扰。系统电源在提供能源同步，也将其寄生干扰噪声加到电路中，系统中模拟信号电路很轻易受到此类干扰。
（3） 大电流驱动电路产生干扰，电路中大电流开关在动作时会产生电火花干扰。
（4） 高频信号之间串扰，信号在传播线上传播时，由于有电磁耦合，因此对相邻传播线会产生干扰。对于两条信号之间耦合问题，重要是信号线之间互感和互容。
（5） 高频信号传播反射问题，高频信号在传播时，当源端与负载端阻抗不匹配时，就会在终端发生发射，使信号发生变形。

2.2电磁干扰处理措施
针对高速电路板中存在电磁干扰问题，现提供如下处理措施：
（1） 尽量选用频率低芯片来提高系统抗干扰能力，频率越高就越轻易成为噪声源，产生高频噪声就越大，电磁干扰就越强，在设计时，在能满足规定状况下尽量使用频率低芯片。
（2） 选用高精度稳态电源供电，电源供电时会将寄生噪声加到电路中，使用稳态电源供电会减少这一类噪声，还要增长电源线宽度以减少环路电阻。
（3） 设计高速PCB板时，信号走线越短越好，过孔数目最佳不要超过2个。
（4） 减少信号间交叉干扰，高频信号传播时，会产生传播线效应（传播线不仅仅作为导线，还会产生分布电容和分布电感，影响信号传播），导致传播信号失真，高速数字信号传播时，会干扰与之平行另一条传播线，这就是信号间交叉干扰，为此要尽量缩短高频器件间连接线。
（5） PCB板合理布局构造，布局不妥是导致干扰重要原因，因此对布局布线是设备正常运行基本保证之一。首先是PCB板尺寸大小，尺寸太大会增长它成本，减少它抗噪能力，太小则临近线条轻易受到干扰。尽量将强电信号与弱电信号分开，模拟信号与数字信号分开，用地线将两区域分离，将模拟地与数字地分离，接于电源地，干扰源与敏感器件分离，元器件应均匀、整洁、紧凑排列在PCB板上，尽量减少各元器件之间引线和连接线。
（6） 合理处理电源线和地线连接多导致电磁干扰，大多数电磁干扰都是通过地线引入。地线存在阻抗，地线中流过电流时会产生电压降，由于在地线中有了环路电流、电压降，就产生了地环路干扰。处理措施就是切断地环路，增长地环路阻抗。共用一段地线会产生公共阻抗耦合，处理措施是为每个模块提供一种公共电位参照点，让每个电路模块接电线最终汇流与公共电位参照点，由于只有一种参照点，也就没有了公共耦合阻抗存在，也就没有了干扰问题。
（7） 用去耦电容清除高频噪声，频率越高容抗就越低，将其并联在信号线与地线之间，就能滤除掉高频噪声。将每个芯片都加上一种电容不仅能储存能量，还能旁路掉高频噪声，电容引线不适宜过长，引线长了，其感应电感就越大，电容谐振频率就越低，旁路作用就会减弱。

3.PCB板电磁兼容性设计原则及措施
PCB板电磁兼容性设计要遵照原则有诸多，这里只简要简介本文用到几条比较重要准则。
①：信号电流环路面积要最小，众所周知所有电子信号有电压也有电流，信号电流总是要形成闭合回路，把信号电流环路面积设计最小是为了防止信号辐射或耦合至其他电路，PCB设计者要为每个信号电流设计一条回到源头低阻抗途径；②：不要在连接端口之间放置高频电路，大部分从板上辐射出去和从外界耦合至板上电磁能量都是从I／O连接端口这个途径。③：控制数字信号转换时间，时钟信号高次谐波是产生干扰重要原因，通过控制信号上升下降时间，可以很好衰减高次谐波而不减少信号质量和误码率。④:第一条规则告诉我们信号要有完整闭合回路而不能存在间隙，假如回路平面出现缝隙会使高频电流通过高阻抗途径回到源端，这会导致辐射电磁干扰。
基于这四个方面，对高速PCB板EMI设计作一详细简介。

3.1 元器件放置
元器件放置非常重要，其直接导致信号流向，应注意方面诸多。

㈠ 时钟发生器放置
1 时钟信号为PCB板内高频信号，因此它走线应当设计最短，不能在I／O接口附近。
2 也不能在例如DC电源这样内部接口附近，时钟电路不能放置在PCB板边缘。
㈡ CPU／内存器件放置
和时钟信号相似，CPU／内存器件也是高频器件因此也不能放置在I／O电路附近，同样也不能放在内部接口附近。

3.2 PCB板叠层布线
1：高速总线和时钟线是频率最高走线，因此要最先布线。
2：高速信号线和时钟线要远离I／O接口处，这在元器件放置中有所提及，原因也是频率高易产生高频干扰。
3：在高速、高频和大电流流经区域不能有I／O信号线。
4：在同一叠层或临近层上，时钟线与I／O信号线不要平行或靠近以免发生串扰。
5：时钟区域是高频区域不能有无关走线穿越，电源分割区域不能有无关走线穿越是由原则四决定。

3.3 去耦电容放置及使用措施
1.符合高速定义部件必须使用去耦电容。
2.去耦电容走线越宽越好，这样走线阻抗越大。
3.为集成电路每一种电源管脚配置一种去耦电容。
4.每一种去耦电容都要通过走线接地，还要保证走线电感到达最小。
5.为了到达第四点中走线电感最小，可以用两根地线接去耦电容。

4.PCB板EMC仿真分析
4.1 EMC仿真简介
PCB板存在EMC问题：
信号串扰、反射导致信号完整性问题
电源／地电压波动导致电源完整性问题
电磁场辐射导致电磁干扰和抗干扰问题

4.2 PCBMOD仿真软件简介

PCBMOD软件重要适应于计算机、通信领域PCB和电缆EMC模拟。支持高速数字信号、模拟信号或者模数混合信号以及电源设计，可采用频域和时域两种措施对2D或3D线性传播线模型以及电源/接地问题进行分析。
PCBMOD可用于PCB板EMC分析，有二维和三维场求解器及高级网络仿真器，功能强大，提供PCB布线设计、器件布局和电源／地优化设计等电磁兼容和信号完整性仿真分析,不仅可以直接导入多种PCB布线EDA软件模型（如Protel等软件）还能精确考虑串扰、趋肤效应等问题。其分析流程如图2所示：

图2 PCBMOD软件EMC仿真流程
如图所示，首先将PCB板有关几何尺寸参数输入到软件中，接着就是在二维或三维场求解器对它进行时域和频域EMC、EMI问题。在定义完PCB板鼓励、负载和对应内外部端口后对其进行电路网络分析，这得益于软件内置CAD设计工具，下一步是电磁辐射分析，包括电磁干扰和电磁敏感度两个方面分析，最终观测得到成果。
PCBMOD可以用在PCB和集成电路设计各个阶段，它包括了ATHOS，Static2D／3D和Stat Mod，对模拟和数字电路都可以分析。ATHOS是一种可视化PCB电路编辑器。Static2D／3D是一种基于BEM（边界元措施）二维或三维模拟器，能分析数字电路和高频模拟电路。Stat Mod 是个3D EMC频域模拟程序，它运用了PEEC（部分元等效电路法）数值分析算法。它内置了PCB设计CAD软件。适应于低频模拟电路。

5.应用单片机设计PCB板
5.1设计流程

单片机系统设计重要包括电路原理图设计，PCB板设计，制作软件编程，以及系统集成等方面。
①根据需要，首先制定出总体方案，总体方案首先制定出硬件电路图，包括单片机选择，单片机及扩展设计，外部设备和接口设计等。
②根据原理图设计PCB板也有一种详细流程：开始→规划电路板→设置参数→装入网格表及元件封装→布置元件→自动布线→手工调整→存盘及打印输出→结束。虽然这一过程重要是由Protel99SE完毕，但仍需要注意某些问题：
（1） 板布局
（2） 高下压之间隔离
（3） PCB板走线
（4） 印制导线宽度
（5） 印制导线间距
（6） 印制导线屏蔽与接地
③根据单片机所支持指令系统和设计任务基本规定确定软件设计内容。为使软件设计工作思绪清晰，一般把系统所有软件工作，划提成几种模块，每个模块就能完毕一定功能，每个模块可互相独立，又可通过指令互相联络和调用。

5.2设计注意事项.
单片机系统设计波及到许多问题，要注意事项诸多，这里只简要简介：
①单片机以及电路所用器件选择，包括单片机选择和电路器件选择两个方面问题。
②PCB板设计应注意问题：
（1）尽量控制噪声源，尽量减小噪声传播与耦合，尽量减小噪声吸取
（2）PCB板要合理分区，一般分为3区，即模块电路区（怕干扰）、数字电路区（既怕干扰又产生干扰）、功率驱动区（干扰源）
（3）时钟震荡电路和特殊高速逻辑电路部分用地线圈起来，让周围电场趋近于零
（4）I／O驱动器件功率放大器件应尽量靠近板边设计、靠近引出接插件
（5）单面板和双面板设计中，地线和电源线要尽量粗，信号线过孔要尽量少
③电路抗干扰问题，其处理重要可以从如下几种方面考虑：
（1）电源抗干扰措施
（2）接地问题
（3）输入输出通道抗干扰措施
（4）传播线抗干扰措施

结束语
本文重要论述了电磁兼容性概念，高速电路板存在电磁兼容性问题及处理措施，在此基础上提出了几点PCB板设计措施，对高速电路板EMC仿真作了简要简介，最终结合所学单片机内容对PCB板设计给出了几点意见。本次论文完毕与指导老师耐心懂得息息有关，但愿老师能继续严格规定，在既有基础上更上一层楼。

参照文献:
[1] 何为 杨帆，《电磁兼容原理和应用》，清华大学出版社，
[2] 郑军奇，《电子产品设计EMC风险评估》，电子工业出版社，
[3] 郑军奇，《EMC电磁兼容设计与测试案例分析》，电子工业出版社，
[4] 李富同，《高速PCB板电磁兼容性设计及仿真分析》，http://wenku.百度.com/view/03254e21af45b307e8719748.html ，

道谢词：
这次论文可以顺利完毕,我得感谢我指导老师以及协助过我同学,在这里我要深深表达我谢意!
在本论文写作过程中，我老师倾注了大量心血，从选题到开题汇报，从写作提纲，到一遍又一遍地指出每稿中详细问题，严格把关，循循善诱，在此我表达衷心感谢。
在此，我还要感谢在一起生活大学同学，由于有了你们，我才能有了一种充实快乐大学生活，直至论文答辩，直到毕业。最终，我要向百忙之中抽时间对本文进行审阅，评议和参与本人论文答辩各位老师表达感谢。