单片机第2章.pptx_咨信网zixin.com.cn

资源描述

第 2 章单片机的硬件结构和原理第第2章章单片机的硬件结构和原理单片机的硬件结构和原理 2.1 概述概述 2.2 MCS-51单片机硬件结构单片机硬件结构 2.3 中央处理器中央处理器CPU 2.4 存储器的结构存储器的结构 2.5 并行输入并行输入/输出接口输出接口2.6 单片机的引脚及其功能单片机的引脚及其功能 2.7 单片机工作的基本时序单片机工作的基本时序第 2 章单片机的硬件结构和原理 2.1 概概述述 2.1.1 单片机的发展简史单片机的发展简史 1.4位单片机（位单片机（19711974）2.低档低档8位单片机（位单片机（19741978）3.高档高档8位单片机（位单片机（19781982）4.16位单片机（位单片机（19821990）5.新一代单片机（新一代单片机（90年代以来）年代以来）第 2 章单片机的硬件结构和原理 2.1.2 单片机的应用单片机的应用 1.单机应用单机应用（1）测控系统。（2）智能仪表。（3）机电一体化产品。（4）智能接口。（5）智能民用产品。第 2 章单片机的硬件结构和原理 2.多机应用多机应用（1）功能集散系统。（2）并行多控制系统。（3）局部网络系统。第 2 章单片机的硬件结构和原理 2.2 MCS-51单片机硬件结构单片机硬件结构 2.2.1 MCS-51系列单片机的分类系列单片机的分类表 2.1 MCS-51 系列单片机配置一览表第 2 章单片机的硬件结构和原理 2.2.2 MCS-51单片机的内部结构单片机的内部结构图 2.1 MCS-51单片机结构框图第 2 章单片机的硬件结构和原理 2.3 中央处理器中央处理器CPU 2.3.1 运算器运算器 1.算术逻辑单元算术逻辑单元ALU 2.累加器累加器ACC（Accumulator）3.寄存器寄存器B 4.程序状态字程序状态字PSW（Programe State Word）CyACF0RS1RS0OVPD7 D6 D5 D4 D3 D2 D1 D0PSW第 2 章单片机的硬件结构和原理表表 2.2 RS1、RS0与片内工作寄存器组的对应关系与片内工作寄存器组的对应关系 RS1RS0寄存器组片内RAM地址通用寄存器名称000组00H07HR0R7011组08H0FHR0R7102组10H17HR0R7113组18H1FHR0R7第 2 章单片机的硬件结构和原理 2.3.2 控制器控制器1.时钟电路时钟电路图 2.2 单片机时钟电路（a）内部时钟电路；（b）外部振荡源第 2 章单片机的硬件结构和原理 1.1.单片机的工作原理：单片机的工作原理：取一条指令、译码、进行微操作，再取一条指令、译码、取一条指令、译码、进行微操作，再取一条指令、译码、进行微操作，这样自动地、进行微操作，这样自动地、步一步地由微操作按次序完成步一步地由微操作按次序完成相应指令规定的功能。单片机的时钟信号用来为单片机芯片相应指令规定的功能。单片机的时钟信号用来为单片机芯片内部的各种微操作提供时间基准内部的各种微操作提供时间基准一、时钟的基本概念一、时钟的基本概念取指取指分析分析执行执行2.2.概念概念时序：各指令的微操作在时间上有严格的次序，这时序：各指令的微操作在时间上有严格的次序，这种微操作的时间次序称作时序。种微操作的时间次序称作时序。时钟电路：用于产生单片机工作所需要时钟信号的时钟电路：用于产生单片机工作所需要时钟信号的电路成为时钟电路。电路成为时钟电路。第 2 章单片机的硬件结构和原理二、振荡器和时钟电路二、振荡器和时钟电路时钟信号有两种方式：内部振荡器方式；外部引入方式时钟信号有两种方式：内部振荡器方式；外部引入方式1.内部振荡器方式内部振荡器方式MCS-51MCS-51单片机内部有一个高增益的单片机内部有一个高增益的反相放大器，其输入端为引脚反相放大器，其输入端为引脚XTAL1XTAL1（1919），输出端为引脚），输出端为引脚XTAL2XTAL2（1818），用于外接石英晶体），用于外接石英晶体振荡器或陶瓷谐振器和微调电容，振荡器或陶瓷谐振器和微调电容，构成稳定的自激振荡器，其发出的构成稳定的自激振荡器，其发出的脉冲直接送入内部的时钟电路。脉冲直接送入内部的时钟电路。第 2 章单片机的硬件结构和原理 MCS-51MCS-51振荡电路及外部时钟源的连接振荡电路及外部时钟源的连接第 2 章单片机的硬件结构和原理电容电容C1C1，C2C2 对频率有微调作用，电容一般取值对频率有微调作用，电容一般取值5 530pF30pF，典型，典型值为值为30pF30pF；晶振晶振CYSCYS 选择范围为选择范围为1.2 1.2 12MHz12MHz，典型值为，典型值为6 MHz6 MHz和和12MHz12MHz。（注：一般情况下，选用。（注：一般情况下，选用6 MHz6 MHz的石英晶体，而在串的石英晶体，而在串行通信情况下选用行通信情况下选用12MHz12MHz。）。）参数选择：参数选择：第 2 章单片机的硬件结构和原理三、时序单位三、时序单位基本概念：基本概念：MCS-51MCS-51时序的定时单位共有时序的定时单位共有4 4个，个，从小到大从小到大依次是：依次是：时时钟周期（拍节）、状态周期、机器周期和指令周期钟周期（拍节）、状态周期、机器周期和指令周期。时钟周期（拍节，振荡周期）：是指时钟周期（拍节，振荡周期）：是指振荡器产生一个振荡器产生一个振荡脉冲信号所用的时间，是振荡脉冲信号所用的时间，是振荡频率的倒数振荡频率的倒数，称为节，称为节拍，为拍，为最小的时序单位最小的时序单位。第 2 章单片机的硬件结构和原理 2.复位电路复位电路图 2.3 单片机复位电路（a）上电复位电路；(b)开关复位电路第 2 章单片机的硬件结构和原理第第4 4节节 MCS-51MCS-51系列单片机的复位与掉电处理系列单片机的复位与掉电处理 1、复位与复位电路、复位与复位电路1.复位：复位：是单片机的初始化操作，以便使是单片机的初始化操作，以便使CPUCPU和系统中其和系统中其他部件都处于一个确定的状态，并从这个状态开始工作。他部件都处于一个确定的状态，并从这个状态开始工作。当单片机系统在运行出错或操作错误使系统处于死当单片机系统在运行出错或操作错误使系统处于死锁存时，也可锁存时，也可按复位键按复位键重新启动。重新启动。单片机复位后，单片机复位后，PCPC内容初始化为内容初始化为0000H0000H，那么单片机，那么单片机就从就从0000H0000H单元单元开始执行程序。片内开始执行程序。片内RAMRAM为随机值，运行为随机值，运行中的复位操作不改变片内中的复位操作不改变片内RAMRAM的内容。的内容。第 2 章单片机的硬件结构和原理复位后各寄存器的初态如下表复位后各寄存器的初态如下表2-72-7所示，其意义为：所示，其意义为：P0P3=FFH，相当于各口锁存器已写入，相当于各口锁存器已写入1 1，此时可用于输出，此时可用于输出/输入；输入；SPSP07H07H，堆栈指针指向片内，堆栈指针指向片内RAMRAM的的07H07H单元（第一个入栈内容将写入单元（第一个入栈内容将写入08H08H中）；中）；IPIP、IEIE和和PCONPCON的有效值为的有效值为0 0，各中断源处于低优先级且均被关断，串，各中断源处于低优先级且均被关断，串行通信的波特率不加倍；行通信的波特率不加倍；PSWPSW00H00H，当前工作寄存器为，当前工作寄存器为0 0组。组。表表2-7 2-7 寄存器的复位状态寄存器的复位状态第 2 章单片机的硬件结构和原理 2.2.复位电路复位电路图2-10 8051复位电路内部结构HMOSHMOS型型80518051复位结构如图复位结构如图2.102.10所示。所示。复位引脚复位引脚RST/VPD(RST/VPD(它是掉电方式下它是掉电方式下内部内部RAMRAM的供电端的供电端VPD)VPD)通过一个通过一个施施密特触发器与复位电路相连密特触发器与复位电路相连。施密。施密特触发器用来抑制噪声，它的输出特触发器用来抑制噪声，它的输出在在每个机器周期的每个机器周期的S5P2S5P2由复位电路由复位电路采样一次采样一次。RSTRST引脚时复位信号的输入端，引脚时复位信号的输入端，复复位信号是高电平有效位信号是高电平有效，其有效时间，其有效时间应持续应持续2424个时钟周期个时钟周期（2 2个机器周个机器周期）以上。期）以上。第 2 章单片机的硬件结构和原理 CHMOSCHMOS型的单片机复位结构如图型的单片机复位结构如图211211所示，此处复位引脚只是单纯所示，此处复位引脚只是单纯的称为的称为RSTRST，而不是，而不是RSTRSTVPDVPD，因，因为为CHMOSCHMOS单片机的备用电源也由单片机的备用电源也由VCCVCC引脚提供。引脚提供。2.11 CHMOS2.11 CHMOS型单片机的复位结构型单片机的复位结构第 2 章单片机的硬件结构和原理无论对无论对HMOSHMOS还是还是CHMOSCHMOS型，当振荡器正在运行的情况下，型，当振荡器正在运行的情况下，复位是靠在复位是靠在RSTRSTVPDVPD或或RSTRST引脚至少保持两个机器周期的高引脚至少保持两个机器周期的高电平而实现电平而实现的。在的。在RSTRST端出现高电平后的第端出现高电平后的第2 2个周期，执行个周期，执行内部复位，以后每个周期重复内部复位，以后每个周期重复次，直至次，直至RSTRST端变低。端变低。RSTRST端的外部复位电路有两种操作方式：端的外部复位电路有两种操作方式：上电复位和按键手动复位（人工复位）上电复位和按键手动复位（人工复位）第 2 章单片机的硬件结构和原理 2.12 上电复位电路如图如图2.122.12所示，上电复位电路是所示，上电复位电路是利利用电容器充电实现用电容器充电实现的。上电瞬间，的。上电瞬间，RSTRST端的端的电位与电位与VCCVCC相同，随着电容的逐步充电，充相同，随着电容的逐步充电，充电电流减小。电电流减小。RSTRST电位逐渐下降。上电复位电位逐渐下降。上电复位所需的最短时间是振荡器建立时间加上两所需的最短时间是振荡器建立时间加上两个机器周期。在这段时间内，个机器周期。在这段时间内，RSTRST端口的电端口的电平应维持高于斯密特触发器的下阈值。平应维持高于斯密特触发器的下阈值。般般VCCVCC的上升时间不超过的上升时间不超过1ms1ms，振荡器建立，振荡器建立时间不超过时间不超过10ms10ms。复位电路的典型值：复位电路的典型值：电容电容C C取取10F10F，R R取取8.2K8.2K。故时间常数故时间常数足以满足要求。足以满足要求。（1 1）上电复位）上电复位第 2 章单片机的硬件结构和原理 2.13 2.13 外部复位电路外部复位电路外部复位电路如图外部复位电路如图2.132.13所示，所示，按下按钮时，电源对外接电容器充按下按钮时，电源对外接电容器充电，使电，使RSTRST为高电平，复位按钮松为高电平，复位按钮松开后，开后，电容通过内部下拉电阻放电，电容通过内部下拉电阻放电，逐渐使逐渐使RSTRST端恢复低电平端恢复低电平。（2）外部复位电路第 2 章单片机的硬件结构和原理程序计数器指针程序计数器指针PCPC 典型的复位电路既具有上电复位又具有典型的复位电路既具有上电复位又具有外部的复位电路如图外部的复位电路如图2.142.14所示，所示，上电瞬间，上电瞬间，C C与与RxRx构成充电电路，构成充电电路，RSTRST引引脚出现正脉冲，只要脚出现正脉冲，只要RSTRST保持足够的高电平，保持足够的高电平，就能使单片机复位。就能使单片机复位。参数选择参数选择：一般取一般取C C22F22F，R R200,Rx200,Rx1K1K，此时，此时，当按下按钮时，当按下按钮时，RSTRST端电位：端电位：（1000/12001000/1200）5=4.2V5=4.2V，使单片机复位。，使单片机复位。2.14 2.14 上电外部复位电路上电外部复位电路第 2 章单片机的硬件结构和原理（4 4）抗干扰复位电路）抗干扰复位电路2.15 2.15 两种实用复位电路两种实用复位电路上面几种复位电路，干扰信号易串入复位端。一般情况不会造成单片机上面几种复位电路，干扰信号易串入复位端。一般情况不会造成单片机的错误复位，但有可能引起内部某些寄存错误复位。在应用系统中，为了的错误复位，但有可能引起内部某些寄存错误复位。在应用系统中，为了保证复位电路可靠地工作，保证复位电路可靠地工作，常将常将RCRC电路在接施密特电路后再接入单片机复电路在接施密特电路后再接入单片机复位端及外围电路复位端位端及外围电路复位端。图。图2.152.15给出了两种实用电路。给出了两种实用电路。第 2 章单片机的硬件结构和原理表 2.3 复位后内部寄存器状态第 2 章单片机的硬件结构和原理 3.指令寄存器和指令译码器指令寄存器和指令译码器指令寄存器中存放指令代码。CPU执行指令时,由程序存储器中读取的指令代码送入指令存储器,经译码器译码后由定时与控制电路发出相应的控制信号,完成指令所指定的操作。第 2 章单片机的硬件结构和原理 4.程序计数器程序计数器PC（Program Counter）PC用于存放CPU下一条要执行的指令地址,是一个 16 位的专用寄存器,可寻址范围是0000H0FFFFH共 64 KB。在顺序执行程序中,当PC的内容被送到地址总线后,会自动加 1,即(PC)(PC)+1,又指向CPU 下一条要执行的指令地址。第 2 章单片机的硬件结构和原理 5.堆栈指针堆栈指针SP（Stack Pointer）堆栈操作是在内存RAM区专门开辟出来的按照“先进后出”原则进行数据存取的一种工作方式,。SP用来指示堆栈所处的位置,在进行操作之前,先用指令给SP赋值,以规定栈区在RAM区的起始地址（栈底层）。当数据推入栈区后,SP的值也自动随之变化。MCS-51 系统复位后,SP初始化为07H。第 2 章单片机的硬件结构和原理 6.数据指针寄存器数据指针寄存器DPTR 数据指针DPTR是一个 16 位的专用寄存器,其高位字节寄存器用DPH表示,低位字节寄存器用DPL表示。既可作为一个 16 位寄存器DPTR来处理,也可作为两个独立的 8 位寄存器DPH和DPL来处理。DPTR 主要用来存放 16 位地址,当对 64 KB外部数据存储器空间寻址时,作为间址寄存器用。在访问程序存储器时,用作基址寄存器。第 2 章单片机的硬件结构和原理 2.4 存储器的结构存储器的结构图 2.4 MCS-51 单片机的存储器结构第 2 章单片机的硬件结构和原理 1.程序存储器程序存储器对于8051来说,程序存储器（ROM）的内部地址为 0000H0FFFH,共 4 KB;外部地址为 1000HFFFFH,共 60 KB。当程序计数器由内部 0FFFH执行到外部 1000H 时,会自动跳转；对于 8751 来说,内部有 4 KB的EPROM,将它作为内部程序存储器;8031 内部无程序存储器,必须外接程序存储器。8031 最多可外扩 64 KB程序存储器,其中 6 个单元地址具有特殊用途,是保留给系统使用的。0000H是系统的启动地址,一般在该单元中存放一条绝对跳转指令。0003H、000BH、0013H、001BH和 0023H对应 5 种中断源的中断服务入口地址。第 2 章单片机的硬件结构和原理 2.内部数据存储器内部数据存储器 MCS-51 单片机片内RAM的配置如图 2.4（b）所示。片内RAM为 256 字节,地址范围为00HFFH,分为两大部分:低 128 字节（00H7FH）为真正的RAM区;高 128 字节（80HFFH）为特殊功能寄存器区SFR。在低 128 字节RAM中,00H1FH共 32 单元是 4 个通用工作寄存器区。每一个区有 8 个通用寄存器R0R7。寄存器和RAM地址对应关系如表 2.4。第 2 章单片机的硬件结构和原理表 2.4 寄存器与RAM 地址对照表第 2 章单片机的硬件结构和原理表 2.5 RAM中的位寻址区地址表第 2 章单片机的硬件结构和原理表 2.6 SFR特殊功能寄存器地址表第 2 章单片机的硬件结构和原理表 2.6 SFR特殊功能寄存器地址表第 2 章单片机的硬件结构和原理表表 2.6 SFR特殊功能寄存器地址表特殊功能寄存器地址表第 2 章单片机的硬件结构和原理 3.外部数据存储器外部数据存储器外部数据存储器一般由静态RAM构成，其容量大小由用户根据需要而定,最大可扩展到 64 KB RAM,地址是 0000H0FFFFH。CPU通过MOVX指令访问外部数据存储器,用间接寻址方式,R0、R1和 DPTR都可作间接寄存器。注注意意：外部RAM和扩展的I/O接口是统一编址的,所有的外扩I/O 口都要占用 64 KB中的地址单元。第 2 章单片机的硬件结构和原理 2.5 并行输入并行输入/输出接口输出接口图 2.5 P0 口内部一位结构图 1.P0口口第 2 章单片机的硬件结构和原理 P0端口8位中的一位结构图第 2 章单片机的硬件结构和原理作为作为I/O端口使用时的工作原理端口使用时的工作原理在多路控制开关的控制信号是0（低电平）第 2 章单片机的硬件结构和原理 I/O口线作为输出时第 2 章单片机的硬件结构和原理 I/O口线作为输入时第 2 章单片机的硬件结构和原理 I/O口线读锁存器第 2 章单片机的硬件结构和原理作为地址作为地址/数据复用口使用时的工数据复用口使用时的工作原理作原理多路开关控制信号为1与门输出信号电平由“地址/数据”线信号决定第 2 章单片机的硬件结构和原理电路流程图第 2 章单片机的硬件结构和原理电路流程图第 2 章单片机的硬件结构和原理读外部程序存储器指令码访问外部程序存储器时，P0口输出低8位地址信息后，将变为数据总线，以便读指令码（输入）第 2 章单片机的硬件结构和原理电路工作流程图第 2 章单片机的硬件结构和原理 2.P1、P2和和P3口口 P1、P2 和P3 口为准双向口,在内部差别不大,但使用功能有所不同。P1口是用户专用 8 位准双向I/O口,具有通用输入/输出功能,每一位都能独立地设定为输入或输出。当有输出方式变为输入方式时,该位的锁存器必须写入“1”,然后才能进入输入操作。P2口是 8 位准双向I/O口。外接I/O设备时,可作为扩展系统的地址总线,输出高8位地址,与P0 口一起组成 16 位地址总线。对于 8031 而言,P2 口一般只作为地址总线使用,而不作为I/O线直接与外部设备相连。第 2 章单片机的硬件结构和原理表表 2.7 P3口的第二功能口的第二功能第 2 章单片机的硬件结构和原理 2.6 单片机的引脚及其功能单片机的引脚及其功能图 2.6 MCS-51单片机引脚及总线结构(a)管脚图；(b)8031 引脚功能分类第 2 章单片机的硬件结构和原理 2.7 单片机工作的基本时序单片机工作的基本时序 1.机器周期和指令周期机器周期和指令周期（1）振荡周期:也称时钟周期,是指为单片机提供时钟脉冲信号的振荡源的周期。（2）状态周期:每个状态周期为时钟周期的 2 倍,是振荡周期经二分频后得到的。（3）机器周期:一个机器周期包含 6 个状态周期S1S6,也就是 12 个时钟周期。在一个机器周期内,CPU可以完成一个独立的操作。（4）指令周期:它是指CPU完成一条操作所需的全部时间。每条指令执行时间都是有一个或几个机器周期组成。MCS-51 系统中,有单周期指令、双周期指令和四周期指令。第 2 章单片机的硬件结构和原理 2.2.状态周期：指振荡器脉冲状态周期：指振荡器脉冲信号经过信号经过时钟电路二分频时钟电路二分频之之后产生的单片机时钟信号的后产生的单片机时钟信号的周期（用周期（用S S表示）称为状态周表示）称为状态周期。故期。故1 1个状态周期个状态周期S S包含包含2 2个个节拍节拍，前一时钟周期称为，前一时钟周期称为P1P1拍，后一个时钟周期称为拍，后一个时钟周期称为P2P2拍。拍。80C5180C51单片机时钟信号单片机时钟信号第 2 章单片机的硬件结构和原理 3.3.机器周期：是指机器周期：是指CPUCPU完成某一个规定操作所需的时间。完成某一个规定操作所需的时间。MCS-51MCS-51单片机的一单片机的一个机器周期包含个机器周期包含6 6个状态个状态，并依次，并依次表示为：表示为：S1S1S6S6，每个状态分为每个状态分为2 2个拍个拍。故一。故一个机器周期包个机器周期包含含1212个节拍（时钟周期），个节拍（时钟周期），依次表示为：依次表示为：S1P1S1P1、S1P2S1P2、S2P1S2P1、S6P1S6P1、S6P2S6P2。若采用。若采用12MHz12MHz的晶振时，则一个机器周期的晶振时，则一个机器周期为为1s1s；若采用晶振；若采用晶振6MHz6MHz时，则一个机器周期为时，则一个机器周期为2s2s。第 2 章单片机的硬件结构和原理 4.4.指令周期指令周期是是CPUCPU执行一条指令所需要的时间为指令周期。执行一条指令所需要的时间为指令周期。MCS-51MCS-51单片机包含单片机包含1 1个或个或2 2个或个或4 4个机器周期个机器周期。若采用若采用6MHz6MHz晶振，则振荡周期为晶振，则振荡周期为1/6s1/6s，机器周期为，机器周期为2s2s、4s4s或或8s8s。第 2 章单片机的硬件结构和原理 MCS-51单片机的去取指/执行时序a）单字节单周期；b）双字节单周期指令；c）单字节双周期字节；d）双字节双周期指令第 2 章单片机的硬件结构和原理 MCS-51 MCS-51系列单片机的指令按其长度可分为：系列单片机的指令按其长度可分为：单字节单字节指令，双字节指令和三字节指令指令，双字节指令和三字节指令。四、取指令和执行指令时序四、取指令和执行指令时序由图所示，由图所示，ALEALE信号在一个机器周期内两次有效，第一次信号在一个机器周期内两次有效，第一次在在S1P2S1P2和和S2P1S2P1期间，第二次在期间，第二次在S4P2S4P2和和S5P1S5P1期间，期间，ALEALE信号的信号的有效宽度为一个有效宽度为一个S S状态。每出现一个状态。每出现一个ALEALE信号，信号，CPUCPU就可进行就可进行一次取指操作。一次取指操作。第 2 章单片机的硬件结构和原理图（图（a a）与（）与（b b）分别为单字节单周期和双字节单周期指）分别为单字节单周期和双字节单周期指令的时序。令的时序。对于单周期指令对于单周期指令，在把指令码读入指令寄存器时，从，在把指令码读入指令寄存器时，从S1P2S1P2开始执行指令。开始执行指令。如果它为双字节指今，则在同一机器周期的如果它为双字节指今，则在同一机器周期的S4S4读入第二读入第二字节字节；如果它为单字节指令，则在如果它为单字节指令，则在S4S4仍旧进行读操作仍旧进行读操作，但，但读入读入的字节的字节(它应是下一个指令码它应是下一个指令码)被忽略，而且程序计数据不被忽略，而且程序计数据不加加1 1。在任何情况下，在。在任何情况下，在S6P2S6P2结束指令操作结束指令操作。第 2 章单片机的硬件结构和原理图（图（c c）为双字节单周期指令的时序，在两个机器周）为双字节单周期指令的时序，在两个机器周期内发生期内发生4 4次读操作码的操作，由于是单字节指令，次读操作码的操作，由于是单字节指令，后后3 3次读次读操作都是无效操作都是无效的。的。图图 (d)(d)是访问外部数据存储器的是访问外部数据存储器的指令指令MOVXMOVX的时序的时序，它，它是一条条单字节双周期指令。在是一条条单字节双周期指令。在第第个机器周期个机器周期S5S5开始开始时，时，送出外部数据存储器的地址，随后读或写数据，读写期间在送出外部数据存储器的地址，随后读或写数据，读写期间在ALEALE端不输出有效信号；在第二个机器周期，即外部数据存端不输出有效信号；在第二个机器周期，即外部数据存储器被寻址和选通后也不产生取指操作。储器被寻址和选通后也不产生取指操作。第 2 章单片机的硬件结构和原理时序的共同点时序的共同点：每一次每一次ALEALE信号有效，信号有效，CPUCPU均从均从ROMROM中读取指令码（包中读取指令码（包括操作码和操作数），但不一定有效，读了之后再丢弃（假括操作码和操作数），但不一定有效，读了之后再丢弃（假读）。读）。有效时，有效时，PC+1PCPC+1PC不变（程序计数器不变（程序计数器PCPC不加不加1 1）；无无效时不变效时不变。其余时间用于执行指令操作功能，但在时序中没。其余时间用于执行指令操作功能，但在时序中没有完全反映出。如双字节单机器周期，分别在有完全反映出。如双字节单机器周期，分别在S1S1、S4S4读操作读操作码和操作数，执行指令就一定在码和操作数，执行指令就一定在S2S2、S3 S3、S5 S5、S6S6中完成。中完成。第 2 章单片机的硬件结构和原理 2.MCS-51 指令的取指指令的取指/执行时序执行时序图2.7 MCS-51 单片机取指/执行时序第 2 章单片机的硬件结构和原理 3.访问外部访问外部ROM和和RAM的时序的时序图 2.8 读外部程序ROM时序第 2 章单片机的硬件结构和原理图 2-9 读外部数据RAM时序第 2 章单片机的硬件结构和原理图 2.10 写外部数据RAM的时序

展开阅读全文