信息与通信半导体存储器.pptx

第5章半导体存储器5.1 概概 述述5.1.1 存储器的一般概念和分类存储器的一般概念和分类按存取速度和用途可把存储器分为两大类，内部存储器和外部存储器。把具有一定容量，存取速度快的存储器称为内部存储器，简称内存。内存是计算机的重要组成部分，CPU可对它进行访问。目前应用在微型计算机的主内存容量已达64256MB，高速缓存器(Cache)的存储容量已达128512KB。把存储容量大而速度较慢的存储器称为外部存储器，简称外存。第5章半导体存储器在微型计算机中常见的外存有软磁盘、硬磁盘、盒式磁带等，近年来，由于多媒体计算机的发展，普遍采用了光盘存储器。光盘存储器的外存容量很大，如CD-ROM光盘容量可达650MB，硬盘已达几个GB乃至几十个GB，而且容量还在增加，故也称外存为海量存储器。不过，要配备专门的设备才能完成对外存的读写。例如，软盘和硬盘要配有驱动器，磁带要有磁带机。通常，将外存归入到计算机外部设备一类，它所存放的信息调入内存后CPU才能使用。第5章半导体存储器5.1.2 半导体存储器的分类半导体存储器的分类早期的内存使用磁芯，随着大规模集成电路的发展，半导体存储器集成度大大提高，成本迅速降低，存取速度大大加快，所以在微型计算机中，内存一般都使用半导体存储器。从制造工艺的角度来分，半导体存储器分为双极型、CMOS型、HMOS型等；从应用角度来分，可分为随机读写存储器(RandomAccessMemory，又称为随机存取存储器，简称RAM)和只读存储器(ReadOnlyMemory，简称ROM)，如图5.1所示。第5章半导体存储器1.只读存储器只读存储器(ROM)图5.l半导体存储器的分类第5章半导体存储器1)掩膜ROM掩膜ROM是利用掩膜工艺制造的存储器，程序和数据在制造器件过程中已经写入，一旦做好，不能更改。因此，只适合于存储成熟的固定程序和数据，大量生产时，成本很低。例如，键盘的控制芯片。第5章半导体存储器2)可编程ROM可编程ROM简称PROM(ProgramableROM)。PROM由厂家生产出的“空白”存储器，根据用户需要，利用特殊方法写入程序和数据，即对存储器进行编程。但只能写入一次，写入后信息是固定的，不能更改。它PROM类似于掩膜ROM，适合于批量使用。第5章半导体存储器3)可擦除PROM可擦除PROM简称EPROM(ErasableProgramableROM)。这种存储器可由用户按规定的方法多次编程，如编程之后想修改，可用紫外线灯制作的擦除器照射730分钟左右(新的芯片擦除时间短，多次擦除过的芯片擦除时间长)，使存储器复原，用户可再编程。这对于专门用途的研制和开发特别有利，因此应用十分广泛。第5章半导体存储器4)电可擦PROM电擦除的PROM简称EEPROM或E2PROM(ElectricallyErasablePROM)。这种存储器能以字节为单位擦除和改写，而且不需把芯片拔下插入编程器编程，在用户系统即可进行。随着技术的进步，EEPROM的擦写速度将不断加快，将可作为不易失的RAM使用。第5章半导体存储器2.随机读写存储器随机读写存储器(RAM)这种存储器在使用过程中既可利用程序随时写入信息，又可随时读出信息。它分为双极型和MOS型两种，前者读写速度高，但功耗大，集成度低，故在微型机中几乎都用后者。RAM可分为三类。1)静态RAM静态RAM即SRAM(StaticRAM)，其存储电路以双稳态触发器为基础，状态稳定，只要不掉电，信息不会丢失。优点是不需刷新，缺点是集成度低。它适用于不需要大存储容量的微型计算机(例如，单板机和单片机)中。第5章半导体存储器2)动态RAM动态RAM即DRAM(DynamicRAM)，其存储单元以电容为基础，电路简单，集成度高。但也存在问题，即电容中电荷由于漏电会逐渐丢失，因此DRAM需定时刷新。它适用于大存储容量的计算机。第5章半导体存储器3)非易失RAM非易失RAM或称掉电自保护RAM，即NVRAM(NonVolativeRAM)，这种RAM是由SRAM和EEPROM共同构成的存储器，正常运行时和SRAM一样，而在掉电或电源有故障的瞬间，它把SRAM的信息保存在EEPROM中，从而使信息不会丢失。NVRAM多用于存储非常重要的信息和掉电保护。其他新型存储器还有很多，如快擦写ROM(即FlashROM)以及IntegratedRAM，它们已得到应用，详细内容请参阅存储器数据手册。第5章半导体存储器5.1.3 半导体存储器的主要技术指标半导体存储器的主要技术指标衡量半导体存储器的指标很多，诸如可靠性、功耗、价格、电源种类等，但从接口电路来看，最重要的指标是存储器芯片的容量和存取速度。1.容量容量存储器芯片的容量是以存储1位二进制数(bit)为单位的，因此存储器的容量指每个存储器芯片所能存储的二进制数的位数。例如，1024位/片指芯片内集成了1024位的存储器。由于在微机中，数据大都是以字节(Byte)为单位并行传送的，因此，对存储器的读写也是以字节为单位寻址的。第5章半导体存储器然而，存储器芯片因为要适用于1位、4位、8位计算机的需要，或因工艺上的原因，其数据线也有1位、4位、8位之不同。例如，Intel2116为1位，Intel2114为4位，Intel6264为8位，所以在标定存储器容量时，经常同时标出存储单元的数目和位数，因此有存储器芯片容量=单元数数据线位数如Intel2114芯片容量为1K4位/片，Intel6264为8K8位/片。虽然微型计算机的字长已经达到16位、32位甚至64位，但其内存仍以一个字节为一个单元，不过在这种微机中，一次可同时对2、4、8个单元进行访问。第5章半导体存储器2.存取速度存取速度存储器芯片的存取速度是用存取时间来衡量的，它是指从CPU给出有效的存储器地址到存储器给出有效数据所需要的时间。存取时间越小，速度越快。超高速存储器的存取速度小于20ns，中速存储器的存取速度在100200ns之间，低速存储器的存取速度在300ns以上。现在Pentium4CPU时钟已达2.4GHz以上，这说明存储器的存取速度已非常高。随着半导体技术的进步，存储器的容量越来越大，速度越来越高，而体积却越来越小。第5章半导体存储器5.2 随机存储器随机存储器(RAM)5.2.1 静态静态RAM 1.静态静态RAM的基本存储电路的基本存储电路该电路通常由如图5.2所示的六个MOS管组成。在此电路中，V1V4管组成双稳态触发器，V1、V2为放大管，V3、V4为负载管。若V1截止，则A点为高电平，它使V2导通，于是B点为低电平，这又保证了V1的截止。同样，V1导通而V2截止，这是另一个稳定状态。因此，可用V1管的两种状态表示“1”或“0”。由此可知，静态RAM保存信息的特点是和这个双稳态触发器的稳定状态密切相关的。显然，仅仅能保持这两个状态的一种还是不够的，还要对状态进行控制，于是就加上了控制管V5、V6。第5章半导体存储器图5.2六个MOS管组成的静态RAM存储电路第5章半导体存储器当地址译码器的某一个输出线送出高电平到V5、V6控制管的栅极时，V5、V6导通，于是，A点与I/O线相连，B点与I/O线相连。这时如要写“1”，则I/O为“1”，I/O为“0”，它们通过V5、V6管与A、B点相连，即A=“1”，B=“0”，使V1截止，V2导通。而当写入信号和地址译码信号消失后，V5、V6截止，该状态仍能保持。如要写“0”，线为“1”，I/O线为“0”，这使V1导通，V2截止。只要不掉电，这个状态会一直保持，除非重新写入一个新的数据。对所存的内容读出时，仍需地址译码器的某一输出线送出高电平到V5、V6管栅极，即此存储单元被选中，此时V5、V6导通。于是，V1、V2管的状态被分别送至I/O线、I/O线，这样就读取了所保存的信息。显然，存储的信息被读出后，存储的内容并不改变，除非重写一个数据。第5章半导体存储器由于SRAM存储电路中，MOS管数目多，故集成度较低，而V1、V2管组成的双稳态触发器必有一个是导通的，功耗也比DRAM大，这是SRAM的两大缺点。其优点是不需要刷新电路，从而简化了外部电路。第5章半导体存储器2.静态静态RAM的结构的结构静态RAM内部是由很多如图5.2所示的基本存储电路组成的，容量为单元数与数据线位数之乘积。为了选中某一个单元，往往利用矩阵式排列的地址译码电路。例如，1K单元的内存需10根地址线，其中5根用于行译码，另5根用于列译码，译码后在芯片内部排列成32条行选择线和32条列选择线，这样可选中1024个单元中的任何一个，而每一个单元的基本存储电路的个数与数据线位数相同。第5章半导体存储器常用的典型SRAM芯片有6116、6264、62256、628128等。Intel6116的管脚及功能框图如图5.3所示。6116芯片的容量为2K8bit，有2048个存储单元，需11根地址线，7根用于行地址译码输入，4根用于列译码地址输入，每条列线控制8位，从而形成了128128个存储阵列，即16384个存储体。6116的控制线有三条，片选CS、输出允许OE和读写控制WE。第5章半导体存储器图5.36116管脚和功能框图第5章半导体存储器Intel6116存储器芯片的工作过程如下：读出时，地址输入线A10A0送来的地址信号经地址译码器送到行、列地址译码器，经译码后选中一个存储单元(其中有8个存储位)，由CS、OE、WE构成读出逻辑(CS=0，OE=0，WE=1)，打开右面的8个三态门，被选中单元的8位数据经I/O电路和三态门送到D7D0输出。写入时，地址选中某一存储单元的方法和读出时相同，不过这时CS=0，OE=1，WE=0，打开左边的三态门，从D7D0端输入的数据经三态门和输入数据控制电路送到I/O电路，从而写到存储单元的8个存储位中。当没有读写操作时，CS=1，即片选处于无效状态，输入输出三态门至高阻状态，从而使存储器芯片与系统总线“脱离”。6116的存取时间在85150ns之间。第5章半导体存储器其他静态RAM的结构与6116相似，只是地址线不同而已。常用的型号有6264、62256，它们都是28个引脚的双列直插式芯片，使用单一的+5V电源，它们与同样容量的EPROM引脚相互兼容，从而使接口电路的连线更为方便。值得注意的是，6264芯片还设有一个CS2引脚，通常接到5V电源，当掉电时，电压下降到小于或等于+0.2V时，只需向该引脚提供2A的电流，则在VCC=2V时，该RAM芯片就进入数据保护状态。根据这一特点，在电源掉电检测和切换电路的控制下，当检测到电源电压下降到小于芯片的最低工作电压(CMOS电路为+4.5V，非CMOS为+4.75V)时，将6264RAM切换到由镍铬电池或银电池提供的备用电源供电，即可实现断电后长时间的数据保护。数据保护电路如图5.4所示。第5章半导体存储器图5.46264SRAM数据保护电路第5章半导体存储器在电子盘和大容量存储器中，需要容量更大的SRAM，例如，HM628126容量为1Mbit(128K8bit)，而HM628512芯片容量达4Mbit。限于篇幅，在此不再赘述，读者可参阅存储器手册。第5章半导体存储器5.2.2 动态动态RAM 1.动态动态RAM存储电路存储电路图5.5单管动态存储器电路第5章半导体存储器由图可见，DRAM存放信息靠的是电容C，电容C有电荷时，为逻辑“1”，没有电荷时，为逻辑“0”。但由于任何电容都存在漏电现象，因此，当电容C存有电荷时，过一段时间由于电容的放电导致电荷流失，信息也就丢失。解决的办法是刷新，即每隔一定时间(一般为2ms)就要刷新一次，使原来处于逻辑电平“l”的电容的电荷又得到补充，而原来处于电平“0”的电容仍保持“0”。在进行读操作时，根据行地址译码，使某一条行选择线为高电平，于是使本行上所有的基本存储电路中的管子V导通，使连在每一列上的刷新放大器读取对应存储电容上的电压值，刷新放大器将此电压值转换为对应的逻辑电平“0”或“1”，又重写到存储电容上。而列地址译码产生列选择信号，所选中那一列的基本存储电路才受到驱动，从而可读取信息。第5章半导体存储器在写操作时，行选择信号为“l”，V管处于导通状态，此时列选择信号也为“1”，则此基本存储电路被选中，于是由外接数据线送来的信息通过刷新放大器和V管送到电容C上。刷新是逐行进行的，当某一行选择信号为“1”时，选中了该行，电容上信息送到刷新放大器上，刷新放大器又对这些电容立即进行重写。由于刷新时，列选择信号总为“0”，因此电容上信息不可能被送到数据总线上。第5章半导体存储器2.动态动态RAM举例举例图5.6Intel2164A引脚与逻辑符号第5章半导体存储器DRAM芯片2164A的容量为64K1bit，即片内有65536个存储单元，每个单元只有1位数据，用8片2164A才能构成64KB的存储器。若想在2164A芯片内寻址64K个单元，必须用16条地址线。但为减少地址线引脚数目，地址线又分为行地址线和列地址线，而且分时工作，这样DRAM对外部只需引出8条地址线。芯片内部有地址锁存器，利用多路开关，由行地址选通信号RAS(RowAddressStrobe)，把先送来的8位地址送至行地址锁存器，由随后出现的列地址选通信号CAS(ColumnAddressStrobe)把后送来的8位地址送至列地址锁存器，这8条地址线也用手刷新，刷新时一次选中一行，2ms内全部刷新一次。Intel2164A的内部结构示意图如图5.7所示。第5章半导体存储器图5.7Intel2164A内部结构示意图第5章半导体存储器图中64K存储体由4个128128的存储矩阵组成，每个128128的存储矩阵，由7条行地址线和7条列地址线进行选择，在芯片内部经地址译码后可分别选择128行和128列。锁存在行地址锁存器中的七位行地址RA6RA0同时加到4个存储矩阵上，在每个存储矩阵中都选中一行，则共有512个存储电路可被选中，它们存放的信息被选通至512个读出放大器，经过鉴别后锁存或重写。锁存在列地址锁存器中的七位列地址CA6CA0(相当于地址总线的A14A8)，在每个存储矩阵中选中一列，然后经过4选1的I/O门控电路(由RA7、CA7控制)选中一个单元，对该单元进行读写。2164A数据的读出和写入是分开的，由WE信号控制读写。当WE为高时，实现读出，即所选中单元的内容经过三态输出缓冲器在DOUT脚读出。而WE当为低电平时，实现写入，DIN引脚上的信号经输入三态缓冲器对选中单元进行写入。2164A没有片选信号，实际上用行选RAS、列选CAS信号作为片选信号。第5章半导体存储器3.高集成度高集成度DRAM由于微型计算机内存的实际配置已从640KB发展到高达16MB甚至256MB，因此要求配套的DRAM集成度也越来越高，容量为1M1bit，1M4bit，4M1bit以及更高集成度的存储器芯片已大量使用。通常，把这些芯片放在内存条上，用户只需把内存条插到系统板上提供的存储条插座上即可使用。例如，有256K8bit，1M8bit，256K9bit，1M9bit(9位时有一位为奇偶校验位)及更高集成度的存储条。第5章半导体存储器图5.8是采用HYM59256A的存储条，图中给出了引脚和方块图，其中A8A0为地址输入线，DQ7DQ0为双向数据图5.8256K9bit存储条线，PD为奇偶校验数据输入，PCAS为奇偶校验的地址选通信号，PQ为奇偶校验数据输出，WE为读写控制信号，RAS、CAS为行、列地址选通信号，VDD为电源(+5V)，Vss为地线。30个引脚定义是存储条通用标准。另外，还有1M8bit的内存条，HYM58100由1M1bit的8片DRAM组成，也可由1M4bitDRAM2片组成，更高集成度的内存条请参阅存储器手册。第5章半导体存储器图5.8256K9bit存储条第5章半导体存储器5.3 只读存储器只读存储器(ROM)5.3.1 掩膜掩膜ROM掩膜ROM制成后，用户不能修改，图5.9为一个简单的44位MOS管ROM，采用单译码结构。两位地址线A1、A0译码后可译出四种状态，输出4条选择线，分别选中4个单元，每个单元有4位输出。第5章半导体存储器图5.9掩膜ROM电路原理图第5章半导体存储器在图中所示的矩阵中，行和列的交点，有的连有管子，有的没有，这是工厂根据用户提供的程序对芯片图形(掩膜)进行二次光刻所决定的，所以称为掩膜ROM。若地址线A1A0=00，则选中0号单元，即字线0为高电平，若有管子与其相连(如位线2和0)，其相应的MOS管导通，位线输出为0，而位线1和3没有管子与字线相连，则输出为1。故存储器的内容取决于制造工艺，图4.9存储矩阵的内容如表5-1所示。第5章半导体存储器表表5-1 掩膜掩膜ROM存储矩阵的内容存储矩阵的内容位单元D3D2D1D001010111012010130110第5章半导体存储器5.3.2 可擦可编程只读存储器可擦可编程只读存储器(EPROM)在某些应用中，程序需要经常修改，因此能够重复擦写的EPROM被广泛应用。这种存储器利用编程器写入后，信息可长久保持，因此可作为只读存储器。当其内容需要变更时，可利用擦除器(由紫外线灯照射)将其擦除，各单位内容复原为FFH，再根据需要利用EPROM编程器编程，因此这种芯片可反复使用。第5章半导体存储器 1.EPROM的存储单元电路的存储单元电路通常EPROM存储电路是利用浮栅MOS管构成的，又称FAMOS管(FloatinggateAvalancheInjectionMetal-Oxide-Semiconductor，即浮栅雪崩注入MOS管)，其构造如图5.10(a)所示。第5章半导体存储器图5.10浮栅MOSEPROM存储电路第5章半导体存储器该电路和普通P沟道增强型MOS管相似，只是浮栅管的栅极没有引出端，而被SiO2绝缘层所包围，称为“浮栅”。在原始状态，该管栅极上没有电荷，没有导通沟道，D和S是不导通的。如果将源极和衬底接地，在衬底和漏极形成的PN结上加一个约24V的反向电压，可导致雪崩击穿，产生许多高能量的电子，这些电子比较容易越过绝缘薄层进入浮栅。注入浮栅的电子数量由所加电压脉冲的幅度和宽度来控制，如果注入的电子足够多，这些负电子在硅表面上感应出一个连接源漏极的反型层，使源漏极呈低阻态。当外加电压取消后，积累在浮栅上的电子没有放电回路，因而在室温和无光照的条件下可长期地保存在浮栅中。第5章半导体存储器将一个浮栅管和MOS管串起来组成如图5.10(b)所示的存储单元电路。于是浮栅中注入了电子的MOS管源漏极导通，当行选线选中该存储单元时，相应的位线为低电平，即读取值为“0”，而未注入电子的浮栅管的源漏极是不导通的，故读取值为“1”。在原始状态(即厂家出厂)，没有经过编程，浮栅中没注入电子，位线上总是“l”。第5章半导体存储器消除浮栅电荷的办法是利用紫外线光照射，由于紫外线光子能量较高，从而可使浮栅中的电子获得能量，形成光电流从浮栅流入基片，使浮栅恢复初态。EPROM芯片上方有一个石英玻璃窗口，只要将此芯片放入一个靠近紫外线灯管的小盒中，一般照射10分钟左右，读出各单元的内容均为FFH，则说明该EPROM已擦除。第5章半导体存储器2.典型典型EPROM芯片介绍芯片介绍EPROM芯片有多种型号，如2716(2K8bit)、2732(4K8bit)、2764(8K8bit)、27128(16K8bit)、27256(32K8bit)等。下面以2764A为例，介绍EPROM的性能和工作方式。Intel2764A有13条地址线，8条数据线，2个电压输入端VCC和VPP，一个片选端CE(功能同CS)，此外还有输出允许OE和编程控制端PGM，其功能框图见图5.11。第5章半导体存储器图5.112764A功能框图第5章半导体存储器1)读方式读方式是2764A通常使用的方式，此时两个电源引脚VCC和VPP都接至+5V，PGM接至高电平，当从2764A的某个单元读数据时，先通过地址引脚接收来自CPU的地址信号，然后使控制信号和CE、OE都有效，于是经过一个时间间隔，指定单元的内容即可读到数据总线上。Intel2764A有七种工作方式，如表5-2所示。第5章半导体存储器表表5-2 2764A的工作方式选择表的工作方式选择表方式A9A0VPPVCC数据端功能读低低高VCC5V数据输出输出禁止低高高VCC5V高阻备用高VCC5V高阻编程低高低12.5VVCC数据输入校验低低高12.5VVCC数据输出编程禁止高12.5VVCC高阻标识符低低高高低高VCCVCC5V5V制造商编码器件编码引脚第5章半导体存储器但把A9引脚接至11.512.5V的高电平，则2764A处于读Intel标识符模式。要读出2764A的编码必须顺序读出两个字节，先让A1A8全为低电平，而使A0从低变高，分两次读取2764A的内容。当A0=0时，读出的内容为制造商编码(陶瓷封装为89H，塑封为88H)，当A0=1时，则可读出器件的编码(2764A为08H，27C64为07H)。第5章半导体存储器2)备用方式只要CE为高电平，2764A就工作在备用方式，输出端为高阻状态，这时芯片功耗将下降，从电源所取电流由100mA下降到40mA。第5章半导体存储器3)编程方式这时，VPP接+12.5V，VCC仍接+5V，从数据线输入这个单元要存储的数据，CE端保持低电平，输出允许信号OE为高，每写一个地址单元，都必须在PGM引脚端给一个低电平有效，宽度为45ms的脉冲，如图5.12所示。第5章半导体存储器图5.122764A编程波形第5章半导体存储器4)编程禁止在编程过程中，只要使该片为高电平，编程就立即禁止。5)编程校验在编程过程中，为了检查编程时写入的数据是否正确，通常在编程过程中包含校验操作。在一个字节的编程完成后，电源的接法不变，但PGM为高电平，CE、OE均为低电平，则同一单元的数据就在数据线上输出，这样就可与输入数据相比较，校验编程的结果是否正确。第5章半导体存储器6)Intel标识符模式当两个电源端VCC和VPP都接至+5V，CE=OE=0时，PGM为高电平，这时与读方式相同。另外，在对EPROM编程时，每写一个字节都需45ms的PGM脉冲，速度太慢，且容量越大，速度越慢。为此，Intel公司开发了一种新的编程方法，比标准方法快6倍以上，其流程图如图5.13所示。实际上，按这一思路开发的编程器有多种型号。编程器中有一个卡插在I/O扩展槽上，外部接有EPROM插座，所提供的编程软件可自动提供编程电压VPP，按菜单提示，可读、可编程、可校验，也可读出器件的编码，操作很方便。第5章半导体存储器图5.13Intel对EPROM编程算法流程图第5章半导体存储器3.高集成度高集成度EPROM高集成度EPROM芯片有多种型号，除了常使用的EPROM2764外，还有27128、27256、27512等。由于工业控制计算机的发展，迫切需用电子盘取代硬盘，常把用户程序、操作系统固化在电子盘(ROMDISK)上，这时要用27C010(128K8bit)、27C020(256K8bit)、27C040(512K8bit)大容量芯片。关于这几种芯片的使用请参阅有关手册。第5章半导体存储器5.3.3 电可擦可编程只读存储器电可擦可编程只读存储器(EEPROM)EPROM的优点是一块芯片可多次使用，缺点是整个芯片虽只写错一位，也必须从电路板上取下擦掉重写，因而很不方便的。在实际应用中，往往只要改写几个字节的内容，因此多数情况下需要以字节为单位进行擦写，而EEPROM在这方面具有很大的优越性。下面以Intel2816为例，说明EEPROM的基本特点和工作方式。第5章半导体存储器1.2816的基本特点的基本特点2816是容量为2K8bit的电擦除PROM，它的逻辑符号如图5.14所示。芯片的管脚排列与2716一致，只是在管脚定义上，数据线管脚对2816来说是双向的，以适应读写工作模式。2816的读取时间为250ns，可满足多数微处理器对读取速度的要求。2816最突出的特点是可以字节为单位进行擦除和重写。擦或写用CE和OE信号加以控制，一个字节的擦写时间为10ms。2816也可整片进行擦除，整片擦除时间也是10ms。无论字节擦除还是整片擦除均在机内进行。第5章半导体存储器图5.142816的逻辑符号第5章半导体存储器2.2816的工作方式的工作方式2816有六种工作方式，每种工作方式下各个控制信号所需电平如表5-3所示。从表中可见，除整片擦除外，CE和OE均为TTL电平，而整片擦除时电压为+9+15V，在擦或写方式时VPP均为+21V的脉冲，而其他工作方式时电压为+4+6V。第5章半导体存储器表表5-3 2816的工作方式的工作方式VPP/V数据线功能读方式低低+4+6输出备用方式高+4+6高阻字节擦除低高+21输入为高电平字节写低高+21输入片擦除低+9+15V+21输入为高电平擦写禁止高+21高阻方式管脚第5章半导体存储器1)读方式在读方式时，允许CPU读取2816的数据。当CPU发出地址信号以及相关的控制信号后，与此相对应，2816的地址信号和CE、OE信号有效，经一定延时，2816可提供有效数据。2)写方式2816具有以字节为单位的擦写功能，擦除和写入是同一种操作，即都是写，只不过擦除是固定写“1”而已。因此，在擦除时，数据输入是TTL高电平。在以字节为单位进行擦除和写入时，CE为低电平，OE为高电平，从VPP端输入编程脉冲，宽度最小为9ms，最大为70ms，电压为21V。为保证存储单元能长期可靠地工作，编程脉冲要求以指数形式上升到21V。第5章半导体存储器3)片擦除方式当2816需整片擦除时，也可按字节擦除方式将整片2KB逐个进行，但最简便的方法是依照表5-3，将CE和VPP按片擦除方式连接，将数据输入引脚置为TTL高电平，而使引脚电压达到915V，则约经10ms，整片内容全部被擦除，即2KB的内容全为FFH。4)备用方式当2816的CE端加上TTL高电平时，芯片处于备用状态，OE控制无效，输出呈高阻态。在备用状态下，其功耗可降到55。第5章半导体存储器3.2817A EEPROM在工业控制领域，常用2817AEEPROM，其容量也是2K8bit，采用28脚封装，它比2816多一个RDY/BUSY引脚，用于向CPU提供状态。擦写过程是当原有内容被擦除时，将RDY/BUSY引脚置于低电平，然后再将新的数据写入，完成此项操作后，再将RDY/BUSY引脚置于高电平，CPU通过检测此引脚的状态来控制芯片的擦写操作，擦写时间约5ns。2817A的特点是片内具有防写保护单元。它适于现场修改参数。2817A引脚见图5.15。第5章半导体存储器图5.152817A引脚图第5章半导体存储器图中，R/B是RDY/BUSY的缩写，用于指示器件的准备就绪/忙状态，2817A使用单一的+5V电源，在片内有升压到+21V的电路，用于原VPP引脚的功能，可避免VPP偏高或加电顺序错误引起的损坏，2817A片内有地址锁存器、数据锁存器，因此可与8088/8086、8031、8096等CPU直接连接。2817A片内写周期定时器通过RDY/BUSY引脚向CPU表明它所处的工作状态。在正在写一个字节的过程中，此引脚呈低电平，写完以后此引脚变为高电平。2817A中RDY/BUSY引脚的这一功能可在每写完一个字节后向CPU请求外部中断来继续写入下一个字节，而在写入过程中，其数据线呈高阻状态，故CPU可继续执行其程序。第5章半导体存储器因此采用中断方式既可在线修改内存参数而又不致影响工业控制计算机的实时性。2817A读取时间为200ns，数据保存时间接近10年，但每个单元允许擦写104次，故要均衡地使用每个单元，以提高其寿命。2817A的工作方式如表5-4所示。此外，2864A是8K8bit的EEPROM，其性能更优越，每一字节擦写时间为5ns，2864A只需2ms，读取时间为250ns，其引脚与2764兼容。第5章半导体存储器表表5-4 2817A工作方式选择表工作方式选择表引脚方式RDY/数据线功能读低低高高阻输出维持高无关无关高阻高阻字节写入低高低低输入字节擦除字节写入前自动擦除第5章半导体存储器5.4 CPU与存储器的连接与存储器的连接5.4.1 连接时应注意的问题连接时应注意的问题在微型计算机中，CPU对存储器进行读写操作，首先由地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线上进行数据的读写。所以，CPU与存储器连接时，地址总线、数据总线和控制总线都要连接。在连接时应注意以下3个问题。第5章半导体存储器1.CPU总线的带负载能力总线的带负载能力CPU在设计时，一般输出线的带负载能力为1个TTL。现在存储器为MOS管，直流负载很小，主要是电容负载，故在简单系统中，CPU可直接与存储器相连，而在较大系统中，可加驱动器再与存储器相连。第5章半导体存储器2.CPU时序与存储器存取速度之间的配合时序与存储器存取速度之间的配合CPU的取指周期和对存储器读写都有固定的时序，由此决定了对存储器存取速度的要求。具体地说，CPU对存储器进行读操作时，CPU发出地址和读命令后，存储器必须在限定时间内给出有效数据。而当CPU对存储器进行写操作时，存储器必须在写脉冲规定的时间内将数据写入指定存储单元，否则就无法保证迅速准确地传送数据。第5章半导体存储器3.存储器组织、地址分配存储器组织、地址分配在各种微型计算机系统中，字长有8位、16位或32位之分，可是存储器均以字节为基本存储单元，如欲存储一个16位或32位数据，就要放在连续的几个内存单元中，这种存储器称为“字节编址结构”。80286、80386CPU是把16位或32位数的低字节放在低地址(偶地址)存储单元中。第5章半导体存储器此外，内存又分为ROM区和RAM区，而RAM区又分为系统区和用户区，所以内存地址分配是一个重要问题。例如，Z80或8085CPU地址线为16根，寻址范围为64KB。Z80-TP801单板计算机的ROM区地址为0000H1FFFH，这一区域存放监控程序等，用户区(RAM)地址为2000H以后。而IBM-PC机的ROM区却放在高地址区(详见本章第5节)。第5章半导体存储器5.4.2 典型典型CPU与存储器的连接与存储器的连接 1.地址译码器地址译码器74LS138将CPU与存储器连接时，首先根据系统要求，确定存储器芯片地址范围，然后进行地址译码，译码输出送给存储器的片选引脚CS。译码器常采用74LS138电路。图5.16给出了该译码器的引脚和译码逻辑框图。由图可看到，译码器74LS138的工作条件是G1=1，G2A=0，G2B=0，译码输入端为C、B、A，故输出有八种状态，因规定CS低电平选中存储器，故译码器输出也是低电平有效。当不满足编译条件时，74LS138输出全为高电平，相当于译码器未工作。74LS138的真值表如表5-5所示。第5章半导体存储器图5.1674LS138引脚和译码逻辑图第5章半导体存储器表表5-5 74LS138译码器真值表译码器真值表G1CBA译码输出100000=0，其余为1100001=0，其余为1100010=0，其余为1100011=0，其余为1100100=0，其余为1100101=0，其余为1100110=0，其余为1100111=0，其余为1不是上述情况全为1第5章半导体存储器2.CPU与存储器的连接与存储器的连接第5章半导体存储器