2023年计算机组成原理本科生期末试卷.doc

本科生期末试卷（一）
一、选择题（每小题1分，共15分）
  1  从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（  B）计算机。
    A  并行    B  冯·诺依曼    C  智能    D  串行
  2  某机字长32位，其中1位表达符号位。若用定点整数表达，则最小负整数为（ A ）。
    A  -(231-1)    B  -(230-1)    C  -(231+1)    D  -(230+1)
  3  以下有关运算器的描述，（C  ）是对的的。
A  只做加法运算
    B  只做算术运算
C  算术运算与逻辑运算
    D  只做逻辑运算
  4  EEPROM是指（ D ）。
    A  读写存储器    B  只读存储器
    C  闪速存储器    D  电擦除可编程只读存储器
  5  常用的虚拟存储系统由（B  ）两级存储器组成，其中辅存是大容量的磁表面存储器。
    A  cache-主存    B  主存-辅存    C  cache-辅存    D  通用寄存器-cache
  6  RISC访内指令中，操作数的物理位置一般安排在（D ）。
A  栈顶和次栈顶
    B  两个主存单元
C  一个主存单元和一个通用寄存器
    D  两个通用寄存器
  7  当前的CPU由（ B ）组成。
A  控制器
    B  控制器、运算器、cache
C  运算器、主存
    D  控制器、ALU、主存
  8  流水CPU是由一系列叫做“段”的解决部件组成。和具有m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（D  ）。
A  具有同等水平
    B  不具有同等水平
C  小于前者
    D  大于前者
  9  在集中式总线仲裁中，（A  ）方式响应时间最快。
    A  独立请求    B  计数器定期查询    C  菊花链
  10  CPU中跟踪指令后继地址的寄存器是（ C ）。
    A  地址寄存器    B  指令计数器
    C  程序计数器    D  指令寄存器
  11  从信息流的传输速度来看，（ A ）系统工作效率最低。
    A  单总线    B  双总线
    C  三总线    D  多总线
  12  单级中断系统中，CPU一旦响应中断，立即关闭（ C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
    A  中断允许    B  中断请求
    C  中断屏蔽    D  DMA请求
  13  安腾解决机的典型指令格式为（ B ）位。
    A  32位    B  64位    C  41位    D  48位
  14  下面操作中应当由特权指令完毕的是（B  ）。
A  设立定期器的初值
    B  从用户模式切换到管理员模式
C  开定期器中断
    D  关中断
  15  下列各项中，不属于安腾体系结构基本特性的是（D  ）。
A  超长指令字
    B  显式并行指令计算
C  推断执行
    D  超线程
二、填空题（每小题2分，共20分）
  1  字符信息是符号数据，属于解决（ 非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCll  ）码。
  2  按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（ 127 ）。
  3  双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（ 时间 ）并行技术。
  4  虚拟存储器分为页式、（段）式、（段页）式三种。
  5  安腾指令格式采用5个字段：除了操作码（OP）字段和推断字段外，尚有3个7位的（ 通用寄存器或浮点寄存器。 ）字段，它们用于指定（  ）2个源操作数和1个目的操作数的地址。
  6  CPU从内存取出一条指令并执行该指令的时间称为（指令周期），它常用若干个（ CPU周期 ）来表达。
  7  安腾CPU中的重要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，尚有64个（推断寄存器）和8个（ 分支寄存器 ）。
  8  衡量总线性能的重要指标是（ 总线带宽 ），它定义为总线自身所能达成的最高传输速率，单位是（MB/s  ）。
  9  DMA控制器按其结构，分为（选择型）DMA控制器和（多路型）DMA控制器。前者合用于高速设备，后者合用于慢速设备。
  10  64位解决机的两种典型体系结构是（英特尔64体系结构  ）和（安腾体系结构  ）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。
三、简答题（每小题8分，共16分）
  1  CPU中有哪几类重要寄存器，用一句话回答其功能。
1数据缓冲寄存器 暂时存放ALU的运算结果
2 指令寄存器 保存当前正在执行的一条指令
3 程序计数器 保证程序连续的执行
4 数据地址寄存器 保存当前CPU所访问的数据cache存储器中的单元地址
5 通用寄存器 为ALU提供一个工作区
6状态寄存器 保存有算术指令和逻辑指令运算或测试的结果建立的各种条件代码
  2  指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。
数据，内存中存在的都是数据没有指令，内存自身就是为了缓解解决器的高速和硬盘的低速之间的缓冲，因此全是数据，指令是存在缓存中的，此外指令还存在于专门的寄存器中，因此是不会存在在内存里的。

四、计算题（10分）
    设x=-15，y=+13，数据用补码表达，用带求补器的阵列乘法器求出乘积x×y，并用十进制数乘法进行验证。
五、证明题（12分）
用定量分析方法证明多模块交叉存储器带宽敞于顺序存储器带宽。
1）存储器模块字长等于数据总线宽度；
（2）模块存取一个字的存储周期等于T；
（3）总线传送周期为τ；
（4）交叉存储器的交叉模块数为m.。
交叉存储器为了实现流水线方式存储，即每通过τ时间延迟后启动下一模快，应满足
T = mτ, (1)
交叉存储器规定其模快数≥m,以保证启动某模快后通过mτ时间后再次启动该模快时，它的上次存取操作已经完毕。这样连续读取m个字所需要时间为
t1 = T + (m – 1)τ= mτ+ mτ–τ= (2m – 1) τ (2)
故存储器带宽为W1 = 1/t1 = 1/(2m-1)τ (3)
而顺序方式存储器连续读取m个字所需时间为
t2 = mT = m2×τ (4)
存储器带宽为W2 = 1/t2 = 1/m2×τ (5)
比较(3)和(5)式可知，交叉存储器带宽W1 大于顺序存储器带宽W2。