工学第三章组合逻辑电路.pptx

组合逻辑电路的特点组合逻辑电路的特点组合逻辑电路的特点组合逻辑电路的特点 组合逻辑电路分析和设计组合逻辑电路分析和设计组合逻辑电路分析和设计组合逻辑电路分析和设计 典型组合电路分析和设计典型组合电路分析和设计典型组合电路分析和设计典型组合电路分析和设计 组合逻辑电路的竟争冒险组合逻辑电路的竟争冒险组合逻辑电路的竟争冒险组合逻辑电路的竟争冒险 内容：内容：内容：内容：第三章第三章 组合逻辑电路组合逻辑电路3.1 组合逻辑电路的特点组合逻辑电路的特点组合电路框架图组合电路框架图输出输出：1 1 逻辑功能特点：逻辑功能特点：2 2 电路结构特点：电路结构特点：电路结构特点：电路结构特点：（1 1）由常用的门电路组合而成；由常用的门电路组合而成；由常用的门电路组合而成；由常用的门电路组合而成；（2 2）无反馈连接和存储信号的记忆元件。无反馈连接和存储信号的记忆元件。无反馈连接和存储信号的记忆元件。无反馈连接和存储信号的记忆元件。二、二、组和电路的功能表示方法：组和电路的功能表示方法：真值表、卡诺图、逻辑表达式及时间图。真值表、卡诺图、逻辑表达式及时间图。任何时刻电路的输出状态，仅决定于该时刻电路各个输入任何时刻电路的输出状态，仅决定于该时刻电路各个输入任何时刻电路的输出状态，仅决定于该时刻电路各个输入任何时刻电路的输出状态，仅决定于该时刻电路各个输入状态，而与该时刻之前的状态无关。状态，而与该时刻之前的状态无关。状态，而与该时刻之前的状态无关。状态，而与该时刻之前的状态无关。三三 、组和电路分类、组和电路分类 按逻辑功能特点：按逻辑功能特点：加法器、比较器、编译器、译码器等加法器、比较器、编译器、译码器等按使用的基本开关元件：按使用的基本开关元件：CMOSCMOS、TTLTTL等。等。按集成度不同：按集成度不同：SSISSI、MSIMSI、LSILSI、VLSIVLSI3.2 组合逻辑电路的分析和设计 组合逻辑电路的分析组合逻辑电路的分析 组合逻辑电路的设计组合逻辑电路的设计3.2.1 组合逻辑电路的分析组合逻辑电路的分析 由给定组合电路的逻辑图出发，分析其逻辑功能所要遵循的基本步骤。分析方法：分析方法：分析方法：分析方法：（1 1 1 1）根据给定的逻辑图写出输出函数的逻辑表达式；）根据给定的逻辑图写出输出函数的逻辑表达式；）根据给定的逻辑图写出输出函数的逻辑表达式；）根据给定的逻辑图写出输出函数的逻辑表达式；（2 2 2 2）进行化简，求出输出函数的最简与或表达式；）进行化简，求出输出函数的最简与或表达式；）进行化简，求出输出函数的最简与或表达式；）进行化简，求出输出函数的最简与或表达式；（3 3 3 3）写真值表；）写真值表；）写真值表；）写真值表；（4 4 4 4）综述其功能；）综述其功能；）综述其功能；）综述其功能；例例1：试分析如下组合逻辑电路：试分析如下组合逻辑电路逻辑图逻辑图逻辑表逻辑表达式达式 1 1 从从从从输输输输入入入入到到到到输输输输出出出出逐逐逐逐级级级级写写写写出出出出最简与或最简与或表达式表达式 2 化简 2 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4 例例2 2：试分析图所示逻辑电路的功能：试分析图所示逻辑电路的功能。逻辑表逻辑表达式达式最简与或最简与或表达式表达式真值表真值表用与非门实现用与非门实现电路的输出电路的输出电路的输出电路的输出Y Y只与输入只与输入只与输入只与输入A A、B B有关，而与输入有关，而与输入有关，而与输入有关，而与输入C C无关。无关。无关。无关。Y Y和和和和A A、B B的逻辑关系为：的逻辑关系为：的逻辑关系为：的逻辑关系为：A A、B B中只要一中只要一中只要一中只要一个为个为个为个为0 0，Y=1Y=1；A A、B B全为全为全为全为1 1时，时，时，时，Y=0Y=0。所以。所以。所以。所以Y Y和和和和A A、B B的逻辑关系的逻辑关系的逻辑关系的逻辑关系为与非运算的关系。为与非运算的关系。为与非运算的关系。为与非运算的关系。电路的逻辑功能电路的逻辑功能例例3 3：试分析图：试分析图3-43-4所示逻辑电路的功能所示逻辑电路的功能。写出逻辑表达式 列出真值表列出真值表A1 A0F0 00 11 01 1D0D1D2D3 确定逻辑功能确定逻辑功能n由表看出，由表看出，nA1A0=00时，F=D0；nA1A0=01时，F=D1；nA1A0=10时，F=D2；nA1A0=11时，F=D3。电路具有选择数据输入功能。电路具有选择数据输入功能。3.2.2 组合逻辑电路的设计组合逻辑电路的设计步骤：步骤：根据要求设计出实际逻辑电路根据要求设计出实际逻辑电路1 1 1 1、进行逻辑抽象：、进行逻辑抽象：、进行逻辑抽象：、进行逻辑抽象：分析、设定变量、状态赋值、列真值表；分析、设定变量、状态赋值、列真值表；分析、设定变量、状态赋值、列真值表；分析、设定变量、状态赋值、列真值表；2 2 2 2、进行化简：、进行化简：、进行化简：、进行化简：利用卡诺图化简；利用卡诺图化简；利用卡诺图化简；利用卡诺图化简；利用公式法化简；利用公式法化简；利用公式法化简；利用公式法化简；3 3 3 3、画逻辑图：、画逻辑图：、画逻辑图：、画逻辑图：变换最简的表达式，画出逻辑图。变换最简的表达式，画出逻辑图。变换最简的表达式，画出逻辑图。变换最简的表达式，画出逻辑图。例例例例1 1 1 1：用与非门设计一个举重裁判表决电路。设举重比赛用与非门设计一个举重裁判表决电路。设举重比赛用与非门设计一个举重裁判表决电路。设举重比赛用与非门设计一个举重裁判表决电路。设举重比赛有有有有3 3个裁判，一个主裁判和两个副裁判。杠铃完全举上的个裁判，一个主裁判和两个副裁判。杠铃完全举上的个裁判，一个主裁判和两个副裁判。杠铃完全举上的个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有裁决由每一个裁判按一下自己面前的按钮来确定。只有裁决由每一个裁判按一下自己面前的按钮来确定。只有裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主当两个或两个以上裁判判明成功，并且其中有一个为主当两个或两个以上裁判判明成功，并且其中有一个为主当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。裁判时，表明成功的灯才亮。裁判时，表明成功的灯才亮。裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y。用1表示成功，0表示不成功。3 3 逻辑表逻辑表达式达式真值表真值表 2 2 1 设定变量、状态赋值设定变量、状态赋值设定变量、状态赋值设定变量、状态赋值分析分析 5 逻辑变换逻辑变换 3 卡诺图卡诺图 3 最简与或最简与或表达式表达式化简 4 111化简 4 Y=AB+AC 5 6 逻辑电逻辑电路图路图 6 例例例例3-5 3-5 某某某某工工工工厂厂厂厂有有有有A A、B B、C C三三三三个个个个车车车车间间间间，各各各各需需需需电电电电力力力力10KW10KW，由由由由厂厂厂厂变变变变电电电电所所所所的的的的X X，Y Y两两两两台台台台变变变变压压压压器器器器供供供供电电电电。其其其其中中中中X X变变变变压压压压器器器器的的的的功功功功率率率率为为为为13KVA13KVA（千千千千伏伏伏伏安安安安），Y Y变变变变压压压压器器器器的的的的功功功功率率率率为为为为25KVA25KVA。为为为为合合合合理理理理供供供供电电电电，需需需需设设设设计计计计一一一一个个个个送送送送电电电电控控控控制制制制电电电电路路路路。控控控控制制制制电电电电路路路路的的的的输输输输出出出出接接接接继继继继电电电电器器器器线线线线圈圈圈圈。送送送送电电电电时时时时线线线线圈圈圈圈通通通通电电电电。不不不不送送送送电电电电时时时时线线线线圈圈圈圈不不不不通通通通电电电电。线线线线圈圈圈圈动动动动作作作作电电电电压压压压12V12V，线线线线圈圈圈圈电电电电阻阻阻阻300300欧。欧。欧。欧。n n 设设设设A A、B B、C C为输入变量，为输入变量，为输入变量，为输入变量，X X、Y Y为输出逻辑函数。为输出逻辑函数。为输出逻辑函数。为输出逻辑函数。n n A A、B B、C C工作用工作用工作用工作用1 1表示，不工作用表示，不工作用表示，不工作用表示，不工作用0 0表示；送电用表示；送电用表示；送电用表示；送电用1 1表表表表 示，不送电用示，不送电用示，不送电用示，不送电用0 0表示。表示。表示。表示。n n 则三个车间的工作情况及变压器是否供电，列于表则三个车间的工作情况及变压器是否供电，列于表则三个车间的工作情况及变压器是否供电，列于表则三个车间的工作情况及变压器是否供电，列于表 中。中。中。中。(一个车间工作时，一个车间工作时，一个车间工作时，一个车间工作时，X X供电，两个车间工作时，由供电，两个车间工作时，由供电，两个车间工作时，由供电，两个车间工作时，由 Y Y供电，三个车间同时工作时，供电，三个车间同时工作时，供电，三个车间同时工作时，供电，三个车间同时工作时，X X、Y Y同时送电同时送电同时送电同时送电)。0 01 01 00 11 00 10 11 1000001010011100101110111X YABC表：真值表表：真值表11=1=112 V12 VYXABC画逻辑图画逻辑图3.3 编码器实现编码操作的电路称为编码器。实现编码操作的电路称为编码器。3.3.1 二进制编码器二进制编码器1、3位二进制编码器位二进制编码器编码：用文字、符号和数字表示特定对象的过程。编码：用文字、符号和数字表示特定对象的过程。用用N N位二进制代码对位二进制代码对N=2N=2N N个信号进行编码的电路。个信号进行编码的电路。输输入入8个个互互斥斥的的信信号号输输出出3位位二二进进制制代代码码真真值值表表逻辑表达式逻辑表达式逻辑图逻辑图3.3.23.3.2、3 3位二进制优先编码器位二进制优先编码器位二进制优先编码器位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。有单方面排斥的特性。设设I I7 7的优先级别最高，的优先级别最高，I I6 6次之，依此类推，次之，依此类推，I I0 0最低。最低。真值表真值表逻辑表达式逻辑表达式逻辑图逻辑图8线线-3线线优优先先编编码码器器如果要求输出、输入均为反变量，则只要在图中的每如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。一个输出端和输入端都加上反相器就可以了。3、集成、集成3位二进制优先编码器位二进制优先编码器集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148二二 二二-十进制编码器十进制编码器1.8421 BCD码码编编码码器器输输入入10个个互互斥斥的的数数码码输输出出4位位二二进进制制代代码码真值表真值表逻辑表达式逻辑表达式逻辑图逻辑图2、8421 BCD码优先编码器码优先编码器真值表真值表逻辑表达式逻辑表达式逻辑图逻辑图3、集成、集成10线线-4线优先编码器线优先编码器3.3.2 3.3.2 译码器译码器译码器译码器一一一一 二进制译码器二进制译码器二进制译码器二进制译码器 设二进制译码器的输入端为设二进制译码器的输入端为n n个，则输出端为个，则输出端为2 2n n个，个，且对应于输入代码的每一种状态，且对应于输入代码的每一种状态，2 2n n个输出中只有一个个输出中只有一个为为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1）。）。二进制译码器可以译出输入变量的全部状态，故又二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。称为变量译码器。把代码状态的特定含义翻译出来的过程称为译码，实把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。现译码操作的电路称为译码器。1、3位二进制译码器位二进制译码器真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号逻辑图逻辑图2、集成二进制译码器、集成二进制译码器74LS138二二 二二-十进制译码器十进制译码器1、8421 BCD码译码器码译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。真值表真值表逻辑图逻辑图、集成、集成8421 BCD码码译码器译码器74LS42三三 显示译码器显示译码器用用来来驱驱动动各各种种显显示示器器件件，从从而而将将用用二二进进制制代代码码表表示示的的数数字字、文文字字、符符号号翻翻译译成成人人们们习习惯惯的的形形式式直直观观地地显显示示出来的电路，称为显示译码器。出来的电路，称为显示译码器。1 1、数码显示器、数码显示器、数码显示器、数码显示器b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极真值表真值表共阴极共阴极LEDa的卡诺图的卡诺图b的卡诺图的卡诺图c的卡诺图的卡诺图d的卡诺图的卡诺图e的卡诺图的卡诺图f的卡诺图的卡诺图g的卡诺图的卡诺图逻辑表达式逻辑表达式逻辑图逻辑图七段显示译码器七段显示译码器7448引脚排列图引脚排列图灯测试输入灯测试输入灭零输入灭零输入灭灯输入灭零输出灭灯输入灭零输出RBIRBI和和RBORBO配合使用，可使多位数字显示时的配合使用，可使多位数字显示时的最高位及小数点后最低位的最高位及小数点后最低位的0 0不显示不显示0 0 0 6 7.9 0 00 0 0 6 7.9 0 0图图 用用7448驱动驱动BS201的连接方法的连接方法四、译码器的应用四、译码器的应用 例例4.3.3：试试用用3线线8线线译译码码器器74HC138设设计计一一个个多多输输出的组合逻辑电路。输出逻辑函数式为出的组合逻辑电路。输出逻辑函数式为解：解：化为最小项之和的形式：化为最小项之和的形式：当当S1=1,S2=S3=0时时,令令A2=A,A1=B,A0=C,则则画电路图画电路图RBIRBI和和RBORBO配合使用，可使多位数字显示时的配合使用，可使多位数字显示时的最高位及小数点后最低位的最高位及小数点后最低位的0 0不显示不显示0 0 0 6 7.9 0 00 0 0 6 7.9 0 03.2 加法器和数值比较器加法器和数值比较器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位3.2.1 加法器加法器1 1 1 1 半加器半加器半加器半加器2、全加器、全加器能对两个能对两个1 1位二进制数进行相加并考虑低位来的进位，即相当位二进制数进行相加并考虑低位来的进位，即相当于于3 3个个1 1位二进制数相加，求得和及进位的逻辑电路称为全加器。位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号 用与门和或门实现用与门和或门实现 用与或非门实现用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：实现多位二进制数相加的电路称为加法器。实现多位二进制数相加的电路称为加法器。实现多位二进制数相加的电路称为加法器。实现多位二进制数相加的电路称为加法器。（1)1)、串行进位加法器、串行进位加法器、串行进位加法器、串行进位加法器3 3 加法器加法器加法器加法器构成构成构成构成：把：把：把：把n n位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。到相邻的高位全加器的进位输入。特点特点特点特点：进位信号是由低位向高位逐级传递的，速度不高。：进位信号是由低位向高位逐级传递的，速度不高。：进位信号是由低位向高位逐级传递的，速度不高。：进位信号是由低位向高位逐级传递的，速度不高。(2)(2)、并行进位加法器（超前进位加法器）、并行进位加法器（超前进位加法器）、并行进位加法器（超前进位加法器）、并行进位加法器（超前进位加法器）进位生成项进位生成项进位传递条件进位传递条件进位表达式进位表达式和表达式和表达式超前进位发生器超前进位发生器超前进位发生器超前进位发生器集集集集成成成成二二二二进进进进制制制制4 4位位位位超超超超前前前前进进进进位位位位加加加加法法法法器器器器3.2.2 数值比较器数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。一一 1位数值比较位数值比较器器设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表。逻辑表达式逻辑表达式逻辑图逻辑图2.3.2 4位数值比较器位数值比较器 真值表中的输入变量包括真值表中的输入变量包括A A3 3与与B B3 3、A A2 2与与B B2 2、A A1 1与与B B1 1 、A A0 0与与B B0 0和和A A与与B B的比较结果，的比较结果，A A B B、A A B、AB必须预先预置为0，最低4位的级联输入端AB和A=B 必须预先预置为0、1。CMOS级联扩展级联扩展3.4 数据选择器和分配器数据选择器和分配器 在多路数据传送过程中，能够根据需要将其中任意一路在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路挑选出来的电路3.4.1 3.4.1 3.4.1 3.4.1 数据选择器数据选择器数据选择器数据选择器一一一一 4 4选选选选1 1数据选择器数据选择器数据选择器数据选择器 输入：输入：输入：输入：4 4 4 4路数据：路数据：路数据：路数据：D D D D0 0 0 0、D D D D1 1 1 1、D D D D2 2 2 2、D D D D3 3 3 3；选择控制：；选择控制：；选择控制：；选择控制：A A A A1 1 1 1、A A A A0 0 0 0。输出：输出：输出：输出：Y Y Y Y4 4 4 4选选选选1 1 1 1数据选择器数据选择器数据选择器数据选择器输入信号输入信号输入信号输入信号 D D D Di i i i输出信号输出信号输出信号输出信号Y Y Y Y选择控制信号选择控制信号选择控制信号选择控制信号A A A Ai i i i真值表真值表地址变量地址变量输入数据输入数据由地址码决定由地址码决定从路输入中从路输入中选择哪路输选择哪路输出。出。逻辑表达式逻辑表达式逻辑图逻辑图二二 集成数据选择器集成数据选择器集成双集成双4选选1数据选择器数据选择器74LS153选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选中，时芯片被选中，处于工作状态；处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。集成集成8选选1数据选择器数据选择器74LS151选择器被禁止，无论地址码是什么，选择器被禁止，无论地址码是什么，Y Y总是等于总是等于0 0 S=1时：74LS151的的真真值值表表数据选择器的扩展数据选择器的扩展 用数据选择器实现逻辑函数用数据选择器实现逻辑函数 典型组合电路典型组合电路(五）五）-数据分配器数据分配器 组合电路竞争冒险组合电路竞争冒险内容：内容：内容：内容：3.4.2 3.4.2 3.4.2 3.4.2 数据分配器数据分配器数据分配器数据分配器 能够将能够将能够将能够将1 1 1 1个输入数据，根据需要传送到个输入数据，根据需要传送到个输入数据，根据需要传送到个输入数据，根据需要传送到m m m m个输出端中的任个输出端中的任个输出端中的任个输出端中的任何一个输出端的电路。何一个输出端的电路。何一个输出端的电路。何一个输出端的电路。数据分配器只有一个输入端，数据分配器只有一个输入端，数据分配器只有一个输入端，数据分配器只有一个输入端，m m m m个输出端。个输出端。个输出端。个输出端。数据分配器示意框图：数据分配器示意框图：数据分配器示意框图：数据分配器示意框图：1 1路路-m-m路路分配器分配器输出输出输出输出Y Y Y Yi i i i选择控制信号选择控制信号选择控制信号选择控制信号A A A Ai i i i输入数据输入数据输入数据输入数据D D D D1路路-4路数据分配器路数据分配器由地址码决由地址码决定将输入数定将输入数据送给哪据送给哪路输出。路输出。真值表真值表地地址址变变量量输输入入数数据据逻辑表达式逻辑表达式逻辑图逻辑图解：解：化为最小项之和的形式：化为最小项之和的形式：常用组合逻辑电路的应用常用组合逻辑电路的应用 例例1 试试用用3线线8线线译译码码器器74HC138设设计计一一个个多多输输出出的的组合逻辑电路。输出逻辑函数式为组合逻辑电路。输出逻辑函数式为当当S1=1,S2=S3=0时时,令令A2=A,A1=B,A0=C,则则画电路图画电路图例例2 用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路步骤：步骤：1.列出所求逻辑函数列出所求逻辑函数 的最小项表达式。的最小项表达式。2.根据上述函数包含的变量数，选定数据选择器。根据上述函数包含的变量数，选定数据选择器。3.对照比较所求逻辑函数式和数据选择器的输出表达式对照比较所求逻辑函数式和数据选择器的输出表达式确定选择器输入变量的表达式或取值。确定选择器输入变量的表达式或取值。4.按照求出的表达式或取值连接电路，画电路连线图。按照求出的表达式或取值连接电路，画电路连线图。确定数据选择器确定数据选择器确定地址变量确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数逻辑函数 1 选用选用74HC153 2 74HC153有两个地址变量。求求Di 3 （1）公式法）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3 画连线图画连线图 4 4 解：解：例例3对照对照74HC151输出表达式，求输出表达式，求Di写出最小项表达式写出最小项表达式 选用选用8选选1数据选择器数据选择器74HC151，当，当S=0时，时，令令A2=A、A1=B、A0=C,代入上式得：代入上式得：比较比较L和和Y，得：，得：画连线图画连线图另解另解:写出最小项表达式写出最小项表达式选用双选用双4选选1数据选择器数据选择器74HC153其中的一半，其中的一半，当当S1=0时，令时，令A1=A、A0=B,代入上式得：代入上式得：对照对照74HC153输出表达式，求输出表达式，求Di可得：可得：D10C D11C D12=C D13=C 画连线图画连线图例例4（例（例4.2.2交通灯监视电交通灯监视电 路）：路）：解解:取红取红、黄、绿三盏灯分别用黄、绿三盏灯分别用R、A、G表示，表示，设灯亮为设灯亮为“1 1”，不亮为不亮为“0 0”；故障信号为输出；故障信号为输出变量用变量用Z Z表示，规定正常为表示，规定正常为“0 0”，不正常为，不正常为“1 1”。R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 列真值表列真值表 写逻辑函数式写逻辑函数式 选选2个地址输入端的个地址输入端的4选选1数据选择器数据选择器(74HC153）当当S1=0时，令时，令A1=R、A0=A,代入上式得：代入上式得：对照对照74HC153输出表达式，求输出表达式，求Di可得：可得：D10G D11G D12=G D13=1 画连线图画连线图3.7 组合电路中的竞争冒险组合电路中的竞争冒险一、竞争冒险的概念一、竞争冒险的概念一、竞争冒险的概念一、竞争冒险的概念 在组合电路中，当输入信号的状态改变时，输出端可能会在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。称为竞争冒险。二、竞争冒险的原因二、竞争冒险的原因二、竞争冒险的原因二、竞争冒险的原因 任何一个门电路只要有两个输入信号同时向相反方向变任何一个门电路只要有两个输入信号同时向相反方向变任何一个门电路只要有两个输入信号同时向相反方向变任何一个门电路只要有两个输入信号同时向相反方向变化，其输出端就有可能产生干扰脉冲。化，其输出端就有可能产生干扰脉冲。化，其输出端就有可能产生干扰脉冲。化，其输出端就有可能产生干扰脉冲。产生竞争冒险的根本原因：主要是门电路的延迟时间产生的。产生竞争冒险的根本原因：主要是门电路的延迟时间产生的。干扰信号1.1.加封锁脉冲加封锁脉冲加封锁脉冲加封锁脉冲 在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来，转换结束后消失。来，转换结束后消失。来，转换结束后消失。来，转换结束后消失。2.2.加选通脉冲加选通脉冲加选通脉冲加选通脉冲 对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉的输入端，只有在输入信号转换完成并稳定后，才引入选通脉的输入端，只有在输入信号转换完成并稳定后，才引入选通脉的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。在转换过程中，由于没有加冲将它打开，此时才允许有输出。在转换过程中，由于没有加冲将它打开，此时才允许有输出。在转换过程中，由于没有加冲将它打开，此时才允许有输出。在转换过程中，由于没有加选通脉冲，因此，输出不会出现尖峰干扰脉冲。选通脉冲，因此，输出不会出现尖峰干扰脉冲。选通脉冲，因此，输出不会出现尖峰干扰脉冲。选通脉冲，因此，输出不会出现尖峰干扰脉冲。三、消除竞争冒险的方法三、消除竞争冒险的方法3.3.3.3.接入滤波电容接入滤波电容接入滤波电容接入滤波电容 由于尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰由于尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲的电容就可吸收掉尖峰干扰脉冲。4.4.4.4.修改逻辑设计修改逻辑设计修改逻辑设计修改逻辑设计有圈相切，则有竞争冒险有圈相切，则有竞争冒险增加冗余项，增加冗余项，消除竞争冒险消除竞争冒险3.5 用数据选择器实现逻辑函数用数据选择器实现逻辑函数基本原理基本原理数据选择器的主要特点：数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址(控制)变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入式构成。所以，利用数据选择器的输入D Di i来选择地址变量来选择地址变量组成的最小项组成的最小项m mi i，可以实现任何所需的组合逻辑函数。，可以实现任何所需的组合逻辑函数。基本步骤基本步骤确定数据选择器确定数据选择器确定地址变量确定地址变量 2 1 n个地址变量的数据选择器，不需要增加门电路，最多可实现n1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数逻辑函数 1 选用选用74LS153 2 74LS153有两个地址变量。求求Di 3 （1）公式法）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3 画连线图画连线图 4 4 （2）图形法）图形法 画出含变量的卡诺图，再画出选择器输出信号的卡诺图，画出含变量的卡诺图，再画出选择器输出信号的卡诺图，利用两者相等，求出选择器输入变量的表达式。利用两者相等，求出选择器输入变量的表达式。F=ABC+ABC+ABC+ABCF=ABC+ABC+AB函数：mi A B C方格中填入m3 0 1 1Cm5 1 0 1 Cm6 1 1 01m7 1 1 11画出函数的卡诺图：包括变量C的卡诺图。真真真真值值值值表表表表0CC1B BA A0 1 0 1 0 01 1含变量C的函数卡诺图D0D2D1D3A A1 10 1 0 1 0 01 1A A0 0对比可得：对比可得：对比可得：对比可得：A1=A;A0=B;D0=0;D1=D2=C;D3=1A1=A;A0=B;D0=0;D1=D2=C;D3=1A1=A;A0=B;D0=0;D1=D2=C;D3=1A1=A;A0=B;D0=0;D1=D2=C;D3=1画连线图：画连线图：画连线图：画连线图：ABC10YA A1 1=A;A=A;A0 0=B;D=B;D0 0=0;D=0;D1 1=D=D2 2=C;D=C;D3 3=1=1用数据选择器实现函数：例例选用8选1数据选择器74LS151设A2=A、A1=B、A0=C求DimiA B C D方格中的值m0m3m4m5m9m10m11m12m130 0 00 0 10 1 00 1 01 0 01 0 11 0 11 1 01 1 0010110101DD11D1111DD01D101BCA00 01 11 100 1D0D1D3D2D4D5D7D6A1A0A200 01 11 100 1通过对比：通过对比：D0=D;D1=D4=D;D3=D7=0 D2=D6=D5=1D0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1画连线图3.7 组合电路中的竞争冒险组合电路中的竞争冒险一、竞争冒险的概念一、竞争冒险的概念 在组合电路中，当输入信号的状态改变时，输出端可能会在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。称为竞争冒险。二、竞争冒险的原因二、竞争冒险的原因产生竞争冒险的原因：主要是门电路的延迟时间产生的。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号1.1.加封锁脉冲加封锁脉冲加封锁脉冲加封锁脉冲 在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来，转换结束后消失。来，转换结束后消失。来，转换结束后消失。来，转换结束后消失。2.2.加选通脉冲加选通脉冲加选通脉冲加选通脉冲 对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉的输入端，只有在输入信号转换完成并稳定后，才引入选通脉的输入端，只有在输入信号转换完成并稳定后，才引入选通脉的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。在转换过程中，由于没有加冲将它打开，此时才允许有输出。在转换过程中，由于没有加冲将它打开，此时才允许有输出。在转换过程中，由于没有加冲将它打开，此时才允许有输出。在转换过程中，由于没有加选通脉冲，因此，输出不会出现尖峰干扰脉冲。选通脉冲，因此，输出不会出现尖峰干扰脉冲。选通脉冲，因此，输出不会出现尖峰干扰脉冲。选通脉冲，因此，输出不会出现尖峰干扰脉冲。三、消除竞争冒险的方法三、消除竞争冒险的方法3.3.3.3.接入滤波电容接入滤波电容接入滤波电容接入滤波电容 由于尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰由于尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲的电容就可吸收掉尖峰干扰脉冲。4.4.4.4.修改逻辑设计修改逻辑设计修改逻辑设计修改逻辑设计有圈相切，则有竞争冒险有圈相切，则有竞争冒险增加冗余项，增加冗余项，消除竞争冒险消除竞争冒险