轻松学会DSP——工程设计讲座.pptx

本此讲座主要讨论内容本此讲座主要讨论内容数字化设计数字化设计模拟混合电路设计模拟混合电路设计DSPS目标系统设计目标系统设计DSP外设的设计与使用外设的设计与使用系统软件开发系统软件开发工程应用注意事项工程应用注意事项（一）（一）数字化设计概述数字化设计概述TMS320C542A/D A/DFILTERD/ACONTROLLEREPROMRAMFILTER/MUX一个典型DSP SOLUTION设计设计步骤设计步骤算法分析和优化；算法分析和优化；DSPDSP的选择；的选择；DSPDSP最小系统设计；最小系统设计；模拟电路接口；模拟电路接口；系统控制电路；系统控制电路；软件编写和调试软件编写和调试系统测试与验证系统测试与验证设计要素：数字化要求模拟混合电路（ADC/DAC）设计处理需求（DSP运算量）吞吐量需求存储器需求（SRAM、ROOM、FLASH等）通信口需求其它控制（电源设计、状态控制、时钟控制、多DSP控制、.)（二）模数与数模转换（二）模数与数模转换1 基带信号采样定理基带信号采样定理 要想连续信号抽取后能够不失真地还原出原信号，则抽取频率必须大于或等于两倍原信号频谱的最高频率。（Nyquist定理）2 带通采样定理带通采样定理 带通采样时采样频率不一定要满足带通采样时采样频率不一定要满足Nyquist准则，带准则，带通采样的采样频率选择方法为：通采样的采样频率选择方法为：（1）fs 2 f(BW)（2）fs=4fc/(2NZ-1)其中，其中，NZ=1，2，3，的最大整数。的最大整数。3 量化与量化误差量化与量化误差 连续信号经量化处理要产生量化误差，对于均匀量化，量化误差的大小为：其中，E为FS电平，us为信号有效电平。对于FS正弦输入，量化误差为：4 ADC/DAC的选择的选择（1）ADC的种类：的种类：逐次比较ADC 双线性ADC FLASH ADC-ADC（2）ADC选择的标准：选择的标准：分辨率、速度、输入动态范围、POWER等（3）DAC的选择的选择（4）滤波器设计滤波器设计5、DSP与与ADC/DAC的接口的接口（1）对于串型ADC/DAC接口一般使用DSP的串口进行数据通信。如C25与11通道的12位ADC TLC2543的接口设计如下：（2）对于并型ADC/DAC接口一般使用DSP的I/O口进 行数据通信。如DSP与12位ADC AD678的接口设 计如下：(三三)目标系统硬件设计目标系统硬件设计1 DSP的选择的选择运算量运算量价格价格外设需求外设需求管脚分布管脚分布其他因素其他因素2 DSP配置配置 DATA存储器大小存储器大小 PROGRAM存储器大小存储器大小 存储器速度要求存储器速度要求 I/O口配置口配置管脚注意事项外部中断不使用时拉高外部中断不使用时拉高复位管脚有效的要求复位管脚有效的要求MP/MCMP/MC管脚在启动时起作用管脚在启动时起作用HOLDHOLD和和HOLDAHOLDA的作用的作用JTAGJTAG接口接口XFXF标志标志3、DSP基本系统设计基本系统设计与模数电路接口BOOTLOADER设计扩展存储器设计时钟设计中断设计外设的使用电源管理其他.1）系统时钟设计与控制）系统时钟设计与控制 CLKOUT VCC crystal oscillator GNDExternal Clock3.3V电路的两种接法：内部振荡器 外部晶振内部振荡器，实际是内部一个放大器；外部晶振，实际是有源晶振。两种时钟控制方式 a、Hardware-programmable PLL（C541、C542、C543、C545&C546）b、Software-programmable PLL(C541B/C545A/C546A /C548/C549/C5402/C5410/C5420)由时钟模式寄存器控制（由时钟模式寄存器控制（CLKMD）：）：软件编程控制时钟举例：软件编程控制时钟举例：(设置设置 CLKOUT=CLKIN x 3)CLKOUT=CLKIN x 3)STM#0h,CLKMD ;switch to DIV mode TstStatu:LDM CLKMD,A AND#01b,A ;poll STATUS bit BC TstStatu,ANEQ STM#0214fh,CLKMD ;Set PLLON/OFF when ;STATUS is DIV mode ;PLLMUL=0010,PLLDIV=0 ;PLLCOUNT=00101000(41)4）、中断处理）、中断处理 a、外部中断引脚连接、外部中断引脚连接 b、修改中断向量表、修改中断向量表 c、中断服务程序、中断服务程序5）电源设计）电源设计交流变直流 在高频电路中学过，其过程如下。在通常的数字电路中，使用12V、5V作为基本的直流电源，其他直流电一般都是通过这些电源加上DC-DC芯片产生。市电变压整流稳压滤波DSP的工作电压核心电源CVDD，根据型号不同，可以是2.5伏，也可以是1.8伏。供电对象是DSP内部所有设备，包括CPU，时钟和外设I/O口电压DVDD3.3伏。高级的芯片都是3.3伏，因为这样可以减少芯片的功耗和体积。但是，5伏器件价格更便宜，购买更方便。供电对象只是管脚。电路设计通过通过5 5伏电压的分压，缺点是不够稳定伏电压的分压，缺点是不够稳定使用专用电源芯片，实际就是使用专用电源芯片，实际就是DC-DCDC-DC芯片，芯片，如：如：单电源输出单电源输出TPS7333TPS7333，TPS7133TPS7133 双电源输出双电源输出TPS73HD318TPS73HD318凡是凡是DSPDSP的的DVCCDVCC和和CVCCCVCC管脚，都应该加上管脚，都应该加上旁路电容旁路电容10u,0.1u 10u,0.1u 具体电路参考数据手册具体电路参考数据手册6 6）JTAGJTAG电路设计电路设计JTAGJTAG的基本概念的基本概念 JTAGJTAG是是JOINT TEST ACTION GROUPJOINT TEST ACTION GROUP的缩写。这的缩写。这个组织设计了一种基于边界扫描的接口，用于集个组织设计了一种基于边界扫描的接口，用于集成电路芯片的测试，协议为成电路芯片的测试，协议为IEEE 1149.1IEEE 1149.1。芯片执照商设计芯片时，需要遵循这样的协芯片执照商设计芯片时，需要遵循这样的协议，从而建立一个议，从而建立一个JTAGJTAG接口。通过这个接口，可接口。通过这个接口，可向芯片发送数据，进行调试。向芯片发送数据，进行调试。边界扫描结构边界扫描结构 结构上，他包括三个部分，软件结构上，他包括三个部分，软件部分，硬件部分，目标设备。结合部分，硬件部分，目标设备。结合DSPDSP，软件是，软件是CCSCCS，硬件是仿真器，目，硬件是仿真器，目标设备是标设备是PCBPCB。JTAGJTAG管脚管脚EMU0 Emulation pin 0 EMU1 Emulation pin 1 GND GroundPD(VCC)Presence detect.Indicates that the emulation cable is connected and that the target is powered up.PD should be tied to VCC in the target system.TCK Test clock.TCK is a 10.368-MHz clock source from the emulation cable pod.This signal can be used to drive the system test clock.TCK_RET Test clock return.Test clock input to the emulator.May be a buffered or unbuffered version of TCK.TDI Test data input TDO Test data output TMS Test mode select TRST Test reset 仿真头排列硬件设计JTAGJTAG接头在接头在PCBPCB板上是板上是DIP14DIP14的双排的双排插头。插头。6 6脚为空脚为空5 5脚（脚（VCCVCC）在使用并口在使用并口仿真器时最仿真器时最好接好接5V5V。7）外设的使用）外设的使用计数器的使用标准SP的使用缓冲SP的使用McBSP的使用TDM的使用HPI的使用与设计DMA的使用与设计其它I/O接口信号线(如XF、BIO等）的使用（四）、目标板系统软件设计（四）、目标板系统软件设计1、源程序的编写、源程序的编写在编写汇编语句时，应遵循以下规则：在编写汇编语句时，应遵循以下规则：语句的开头只能是标号、空格、星号或分号。语句的开头只能是标号、空格、星号或分号。标号是可选项；如果使用，必须从第一列开始。标号是可选项；如果使用，必须从第一列开始。每每个个域域必必须须由由一一个个或或多多个个空空棵棵空空格格来来分分开开。制制表表符符等等同于空格。同于空格。注注释释是是可可选选项项。开开始始于于第第一一列列的的注注释释用用星星号号或或分分号号（*或或；）来标明，开始于其它列的注释必须由分号开头。）来标明，开始于其它列的注释必须由分号开头。一个源语句可以包含四个域，一般格式如下：一个源语句可以包含四个域，一般格式如下：label:instruction ;comment2、汇编编译指令的使用、汇编编译指令的使用汇编编译指令用来完成以下任务：汇编编译指令用来完成以下任务：将代码和数据汇编进特定的段将代码和数据汇编进特定的段为未初始化的变量保留存储器空间为未初始化的变量保留存储器空间控制展开列表的形式控制展开列表的形式存储器初始化存储器初始化汇编条件块汇编条件块定义全局变量定义全局变量指定汇编器可以获得宏的特定库指定汇编器可以获得宏的特定库检查符号调试信息检查符号调试信息1）、程序段定义的汇编指令）、程序段定义的汇编指令段定义汇编指令使部分源程序放入适当的段中。段定义汇编指令使部分源程序放入适当的段中。.bss 在.bss段中为未初始化的变量保留空间.data 确认.data段中的代码段。.data段中通常包含 了初始化的数据（用.int/.word等定义）。.sect 定义初始化了的带命名的段，并将紧接着的代 码或数据并入该段。.text 该段中包含了可执行的代码。.usect 在一个未初始化的有命名的段中保留空间使用格式和举例使用格式和举例.mmregs.bss x,20,1.usect “sin-table”,100.textLD#0,AADD x,A,B.sect“cal-sin”LD#lk,ASTL A,sin-tableRET.data.word 1,2,3,4.int 043h,ff08h除.int和.word外还有很多用于常量说明的汇编指令，如.byte/.field/.space/.bes/.fload/.long/.string/.xfload等，请看教程。2 2）、引用其它文件的汇编指令）、引用其它文件的汇编指令.copy/.include 告诉汇编器开始从其它文件中读源语句。.def 确认一个在当前模块中定义的且能被其它模块使用的符号。.global 声明一个外部符号，使其它模块在连接的时候可以使用它。如果在当前段定义了该符号，那么该符号就可以被其它模块使用；如果在当前段中没有定义该符号，则是使用了其它模块定义的符号。前一种功能与.def相同，后一种功能与.ref相同。.mlib 向汇编器提供一个包含了宏定义的文挡库的名称。当汇编器碰见了一个在当前库中没有定义的宏，就在.mlib确认的宏库中查找。.ref 确认一个在当前段中使用但在其它段中定义的符号。3 3）、条件汇编指令）、条件汇编指令.if/.elseif/.else/.endif 这些指令告诉汇编器根据表达式的值条件汇编一块代码。.if.if表示一个条件块的开始，如果条件为真就汇编紧接着的代码。.elseif.elseif是表示如果.if的条件为假，而.elseif.elseif的条件为真，就汇编紧接着的代码。.endif.endif结束该条件块。.loop/.break/.endloop 这组指令告诉汇编器按照表达式的值循环汇编一块代码。.loop expression 标注一块循环代码的开始。.break.break expressionexpression告诉汇编器当表达式为假时，继续循环汇编；当表达式为真时，立刻转到.endloop.endloop后的代码去。.endloop.endloop标注一个可循环块的末尾。4 4）、汇编时的符号指令）、汇编时的符号指令符号指令是使有意义的符号名与常数值或字符串相等同符号指令是使有意义的符号名与常数值或字符串相等同.asg 该指令规定一个字符串与一个替代符号相等.asg “10,20,30,40”,coefficients.byte coefficients.eval 计算一个表达式的值并把结果传送到与一个替代符号等同的字符串中.eval x+1,x.set/.equ 这两条指令把一个常数值等效成一个符号，存放在符号表中且不能被清除。Cont1 .set 0190h .int cont1,cont1*2,cont1*4其他符号指令:.label/.struct/.endstruct/.tag5）其他汇编指令）其他汇编指令.align 使SPC对准1-word到128-word的边界。.algebraic 告诉编译器文件包含了算术汇编源代码。.end 结束编译。.mmregs 定义存储器映射寄存器的符号名称。.emsg/.mmsg/.wmsg 用来定义自己的错误和警告提示信息。.newblock 对局部标号进行复位。.sblock 指定几段为一模块。.version 决定为之建立指令的处理器。输出列表格式指令：.drlist/.drnolist/.fclist/fcnolist/3、命令文件的编写、命令文件的编写 命令文件的功能是说明目标文件如何连接到目命令文件的功能是说明目标文件如何连接到目标板，即装入存储器（或重定位）的方法。标板，即装入存储器（或重定位）的方法。命令文件包括：命令文件包括：1）、连接文件说明：）、连接文件说明：a.obj/*First input filename*/b.obj/*Second input filename*/-o prog.out/*Option to specify output file*/-m prog.map/*Option to specify map file*/2）、）、存储分配说明存储分配说明3）、）、段的分配与说明段的分配与说明4 4）、命令文件举例）、命令文件举例）、命令文件举例）、命令文件举例a.obj b.obj c.obj /*Input filenames*/-0 prog.out-m prog.map/*Options*/MEMORY/*MEMORY directive*/RAM:origin=100h length=0100hROM:origin=01000h length=0100hSECTIONS/*SECTIONS directive*/.text:ROM.data:ROM.bss:RAM