第六章-时序逻辑电路.pptx

第六章第六章 时序逻辑电路时序逻辑电路 6.1 6.1 概述概述 6.2 6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法 6.3 6.3 若干常用的时序逻辑电路若干常用的时序逻辑电路6.4 6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法 6.5 6.5 时序逻辑电路中的竞争时序逻辑电路中的竞争-冒险现象冒险现象重点重点难点难点时序逻辑电路的特点时序逻辑电路的特点重点：重点：时序逻辑电路的设计（逻辑抽象、任意进制计数器时序逻辑电路的设计（逻辑抽象、任意进制计数器的设计（同步的设计（同步/异步置零、同步异步置零、同步/异步置数、进位信号异步置数、进位信号产生）产生）常用时序逻辑电路及应用（寄存器、移位寄存器、计数器常用时序逻辑电路及应用（寄存器、移位寄存器、计数器同步时序逻辑电路的分析与设计方法同步时序逻辑电路的分析与设计方法难点：难点：复杂电路的设计复杂电路的设计（非重点）（非重点）异步时序逻辑电路的分析与异步时序逻辑电路的分析与设计方法（非重点）设计方法（非重点）第六章第六章 时序逻辑电路时序逻辑电路6.1 6.1 概述概述 时序逻辑电路：任一时刻时序逻辑电路：任一时刻的输出信号不仅取决于该时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电的输入信号，而且还取决于电路原来的状态。它由路原来的状态。它由组合逻辑组合逻辑电路电路和和存储电路存储电路组成。组成。一、时序逻辑电路的特点一、时序逻辑电路的特点及组成及组成存储电路存储电路组合逻辑电路组合逻辑电路x1xiy1yjq1qlz1zk逻辑关系：逻辑关系：向量函数形式：向量函数形式：输出方程输出方程驱动方程驱动方程状态方程状态方程二、时序逻辑电路的分类二、时序逻辑电路的分类 没有统一的时钟脉冲信号，各触发器状态的变化没有统一的时钟脉冲信号，各触发器状态的变化不是不是同时同时发生，而是有先有后。发生，而是有先有后。按照按照触发触发器的器的动作动作特点特点同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路 所有触发器的状态变化都是在所有触发器的状态变化都是在同一时钟同一时钟信号作用下信号作用下同同时时发生的。发生的。1JC11K1JC11K1JC11K&FF1FF0FF2ZCLKQ2Q1Q0CLK1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q0 输出状态仅与存储电路的输出状态仅与存储电路的状态状态Q有关，而与输入有关，而与输入X无无直接关系直接关系。按照按照输出输出信号信号的特的特点点米里（米里（Mealy）型）型摩尔（摩尔（Moore）型）型 输出状态不仅与存储电路的输出状态不仅与存储电路的状态状态Q Q有关，而且与外部有关，而且与外部输入输入X X也有关。也有关。三、时序逻辑功能的描述方法三、时序逻辑功能的描述方法1.1.逻辑方程式逻辑方程式输出方程输出方程驱动方程（激励方程、输入方程）驱动方程（激励方程、输入方程）状态方程状态方程2.2.状态转换表状态转换表状态转换表是用列表的方状态转换表是用列表的方式来描述时序逻辑电路式来描述时序逻辑电路次次态态Q Q*、输出输出Y Y和外部输入和外部输入X X、现态现态Q Q之间的逻辑关系。之间的逻辑关系。次态次态 输入输入 /输出输出现态现态X XQ QQ Q*/Y Y时序逻辑电路状态表时序逻辑电路状态表X XQ QQ Q*Y Y3.3.状态转换图状态转换图X1X0/YQ1Q0Q2Q1Q00001111001/111/011/010/111/001/111/010/110/101/110/1000001010011111110101100 状态转换图是用几何图形的方式来描述时序逻辑电状态转换图是用几何图形的方式来描述时序逻辑电路路输入输入X X、输出、输出Y Y以及以及状态转移规律状态转移规律之间的逻辑关系。之间的逻辑关系。4.4.时序图（波形图）时序图（波形图）时序图是以波形的形式描述时序电路在输入信号和时钟时序图是以波形的形式描述时序电路在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的图。脉冲序列作用下，电路状态、输出状态随时间变化的图。6.2 6.2 时序逻辑电路的分析时序逻辑电路的分析一、时序逻辑电路的分析方法一、时序逻辑电路的分析方法 时序逻辑电路的分析，就是根据给定的时序逻辑电路图，时序逻辑电路的分析，就是根据给定的时序逻辑电路图，找出该时序逻辑电路在输入信号及时钟信号作用下，电路的状找出该时序逻辑电路在输入信号及时钟信号作用下，电路的状态及输出的变化规律态及输出的变化规律，从而了解该时序逻辑电路的逻辑功能。，从而了解该时序逻辑电路的逻辑功能。根据给定逻辑图，写出时序电路的时钟方程、输出根据给定逻辑图，写出时序电路的时钟方程、输出方程、各触发器的驱动方程；方程、各触发器的驱动方程；将驱动方程代入所用触发器的特征方程，获得时序电将驱动方程代入所用触发器的特征方程，获得时序电路的状态方程；路的状态方程；根据时序电路的状态方程和输出方程，建立状态转根据时序电路的状态方程和输出方程，建立状态转换表；换表；由状态转换表画出状态图、波形图。由状态转换表画出状态图、波形图。分析电路的逻辑功能。分析电路的逻辑功能。例例1时钟方程：时钟方程：输出方程：输出方程：输出仅与电路现态有关，输出仅与电路现态有关，为穆尔型时序电路为穆尔型时序电路同步时序电路的时同步时序电路的时钟方程可省去不写钟方程可省去不写驱动方程：驱动方程：1写写方方程程式式二、同步时序逻辑电路的分析举例二、同步时序逻辑电路的分析举例2求状态方程求状态方程JK触发器的特性方程：触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、建立状态转换表计算、建立状态转换表0 0 00 0 10 1 11 1 11 1 01 0 00 1 01 0 10 0 10 1 11 1 11 1 01 0 00 0 01 0 10 1 0000001014画状态图、时序图画状态图、时序图该电路不能自启动该电路不能自启动当电路处于当电路处于任一无效状态任一无效状态时，若能在时钟信号作用下时，若能在时钟信号作用下进入有效进入有效状态状态，称该电路具有自启动能力；否则，该电路无自启动能力，称该电路具有自启动能力；否则，该电路无自启动能力5电电路路功功能能时时序序图图有有效效循循环环的的6个个状状态态分分别别是是05这这6个个十十进进制制数数字字的的循循环环码码，并并且且在在时时钟钟脉脉冲冲CP的的作作用用下下，这这6个个状状态态是是按按如下规律变化的，即：如下规律变化的，即：000001011111110100000所所以以这这是是一一个个用用循循环环码码表表示示的的六六进进制制同同步步加加法法计计数数器器。当当对对第第6个个脉脉冲冲计计数数时时，计计数数器器又又重重新新从从000开开始始计计数数，并产生输出并产生输出Y1。分析下图所示同步时序电路的逻辑功能。分析下图所示同步时序电路的逻辑功能。1JC11K1JC11KFF1FF0CLK=1X&ZQ1Q1Q0Q0“1“1”解：解：求驱动方程和输出方程求驱动方程和输出方程（米里型）（米里型）例例2 求状态方程求状态方程 列状态表列状态表Q1Q0X/Z000110111/01/01/11/00/00/00/00/0 画状态图画状态图设设Q1Q0的初始状态为的初始状态为00。画波形图画波形图Q1Q0X/ZQ0Q1ZX123456789CLK000110111/01/01/11/00/00/00/00/0 逻辑功能分析逻辑功能分析当外部输入当外部输入X X=0=0时时，状态转换按，状态转换按00011011000001101100规律变化，规律变化，实现模实现模4 4加法计数器加法计数器的功能；当的功能；当X X=1=1时时，状态，状态转换按转换按00111001000011100100规律变化，规律变化，实现模实现模4 4减法减法计数器计数器的功能。的功能。Q1Q0X/Z000110111/01/01/11/00 0/0/00 0/0/00 0/0/00 0/0/0 该电路是一个该电路是一个同步模同步模4 4可逆计数器可逆计数器。X X为加为加/减控制信减控制信号，号，Z Z为借位输出。为借位输出。分析下图所示同步时序电路的逻辑功能。分析下图所示同步时序电路的逻辑功能。解：解：求输出方程和驱动方程求输出方程和驱动方程（摩尔型）（摩尔型）例例3 求状态方程求状态方程 列状态表列状态表 画状态图画状态图闭合回路闭合回路中中的的“有效状态有效状态”闭合回路闭合回路外外的的“无效状态无效状态”画波形图画波形图123456CLKQ0Q1Q2设设Q2Q1Q0的初始状态为的初始状态为000。逻辑功能分析逻辑功能分析在在CLK脉冲作用下，把宽度为脉冲作用下，把宽度为T的脉冲以三次分配给的脉冲以三次分配给Q0、Q和和Q2各端，该电路是一个各端，该电路是一个脉冲分配器脉冲分配器。该电路每。该电路每经过三个时钟周期循环一次，并且该电路具有经过三个时钟周期循环一次，并且该电路具有自启动能自启动能力力。分析下图所示异步时序电路的逻辑功能。分析下图所示异步时序电路的逻辑功能。三、异步时序逻辑电路的分析举例三、异步时序逻辑电路的分析举例解：解：求驱动方程求驱动方程（摩尔型）（摩尔型）CLK1JC11KFF1Q1Q11JC11KFF2&Q2Q21JC11KFF0Q0Q0CLK0CLK1CLK2例例40 0 0 0 0 1 0 1 00 1 11 0 0 1 0 11 1 01 1 1 求状态方程求状态方程 列状态表列状态表000100001010000001100110 画状态图画状态图100Q2Q1Q0111110101011010001000 逻辑功能分析逻辑功能分析 该电路是一个该电路是一个异步五进制（模异步五进制（模5 5）加法计数器电路，）加法计数器电路，且电路具有自启动功能。且电路具有自启动功能。分析下图所示异步时序电路的逻辑功能。分析下图所示异步时序电路的逻辑功能。解：解：求驱动方程求驱动方程 求状态方程求状态方程（摩尔型）（摩尔型）例例5 列状态表列状态表0 0 0 0 0 1 0 1 00 1 11 0 0 1 0 11 1 01 1 1100001111010101010011001 画状态图画状态图100Q2Q1Q0111110101011010001000在在时时钟钟脉脉冲冲CLKCLK的的作作用用下下，电电路路的的8 8个个状状态态按按递递减减规规律律循循环变化，即：环变化，即：000111110101100011010001000000111110101100011010001000电电路路具具有有递递减减计计数数功功能能，是是一一个个3 3位位二二进进制制异异步步减减法法计计数数器器。画波形图画波形图 逻辑功能分析逻辑功能分析CLKQ0Q1Q2设设Q2Q1Q0的初始状态为的初始状态为000。驱动方程驱动方程状态方程状态方程CLK01J C11K1J C11KQ0Q1Q2FF0FF11J C11KFF2&1J C11KFF3Q3时钟信号时钟信号例例6.2.4：分析异步时序逻辑电路的功能：分析异步时序逻辑电路的功能例例610010000Q1Q2Q3Q0CLK010000100110000101010011011100001 1 2 3 4 5 6 7 8 9 100000CP0Q3 Q2 Q1 Q0012345678910012012012 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 1 0 1 1 1 1 0 0 0 0时序图时序图状态转换表状态转换表能自启动的异步十进制加法计数器能自启动的异步十进制加法计数器状态转换图状态转换图逻辑功能：逻辑功能：分析图示逻辑电路的逻辑功能。设初始状态为分析图示逻辑电路的逻辑功能。设初始状态为分析图示逻辑电路的逻辑功能。设初始状态为分析图示逻辑电路的逻辑功能。设初始状态为“000”000”CLKRDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2练习练习CLK12345Q0Q1Q2异步五进制计数器异步五进制计数器异步五进制计数器异步五进制计数器时序电路时序电路时钟方程时钟方程驱动方程驱动方程状态转换表状态转换表状态状态转换转换图图时序图时序图CLK触触发发特特性性方方程程输出方程输出方程状态方程状态方程计算计算时序电路的基本分析方法时序电路的基本分析方法5.3 5.3 寄存器寄存器 在数字电路中，用来在数字电路中，用来存放一组二进制数据或代码存放一组二进制数据或代码的电的电路称为寄存器。路称为寄存器。寄寄存存器器是是由由具具有有存存储储功功能能的的触触发发器器组组合合起起来来构构成成的的。一一个个触触发发器器可可以以存存储储1 1位位二二进进制制代代码码，存存放放n n位位二二进进制制代代码的寄存器，需用码的寄存器，需用n n个触发器来构成。个触发器来构成。按按照照功功能能的的不不同同，寄寄存存器器分分为为数数码码寄寄存存器器和和移移位位寄寄存器存器两大类。两大类。并行方式并行方式串行方式串行方式输入输入输出输出方式方式 每一位数据对应一个输入端（或输出端）。在时钟每一位数据对应一个输入端（或输出端）。在时钟脉冲作用下，各位脉冲作用下，各位同时同时输入（或输出）。输入（或输出）。只有一个输入端（或输出端）。在时钟脉冲作用下，只有一个输入端（或输出端）。在时钟脉冲作用下，各数码各数码逐位逐位输入（或输出）。输入（或输出）。并行输入并行输入并行输入并行输入并行输出并行输出并行输出并行输出串行输入串行输入串行输入串行输入并行输出并行输出并行输出并行输出并行输入并行输入并行输入并行输入串行输出串行输出串行输出串行输出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2串行输入串行输入串行输入串行输入串行输出串行输出串行输出串行输出Q3dFF3FF1FF0FF2RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q3清零清零寄存指令寄存指令00001101寄存数码寄存数码寄存数码寄存数码1101触发器状态不变触发器状态不变一、数码寄存器一、数码寄存器数据的输入、输出均为数据的输入、输出均为并行并行方式方式仅有寄存数码的功能仅有寄存数码的功能仅有寄存数码的功能仅有寄存数码的功能。通常由通常由通常由通常由D D触发器或触发器或触发器或触发器或S-RS-R触发器组成。触发器组成。触发器组成。触发器组成。S-R触发器组成数码寄存器触发器组成数码寄存器并行输出并行输出并行输入并行输入清清0 0接收接收RSRSRSRS&Q3Q2Q1Q0D0D1D2D3&000010110100“1”“1”1011一步（单拍）接收一步（单拍）接收4 4位数据寄存器位数据寄存器接收接收10111011C1 1DQ3Q2Q1Q0D0D1D2D3C1 1DC1 1DC1 1DD触发器组成数码寄存器触发器组成数码寄存器74LS17574LS175四位数据寄存器四位数据寄存器Q1DRC1FFQ01DRC1QQR1DC1QRC11D0Q0Q1FFQ11Q2FFQ22Q3FFQ33CLKDD3012DD1DR1能寄存数码；能寄存数码；能寄存数码；能寄存数码；二、移位寄存器二、移位寄存器数值运算；数值运算；移位的功能；移位的功能；移位的功能；移位的功能；在控制信号作用下，可实现在控制信号作用下，可实现右移也可实现左移。右移也可实现左移。双向移位双向移位寄寄 存存 器器单向移位单向移位寄寄 存存 器器 左左 移移寄存器寄存器 右右 移移寄存器寄存器每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向右移动存器中的数码依次向右移动 1 位。位。每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向左移动存器中的数码依次向左移动 1 位。位。1.1.单向右移寄存器单向右移寄存器串行输入串行输入串串行行输输出出并行输出并行输出“1011”“1011”1 10 01 11 10 00 00 00 01DC1R1DC11DC1FF0FF2FF1CLK1DC1FF3RRRQ1DIQ2Q3Do清清0 0Q0 由由 D 触发器构成。触发器构成。在在 CLK 上升沿作用下，上升沿作用下，串行输入数据串行输入数据 DI逐步被移入逐步被移入 FF0 中；同时，数据逐步被右移。中；同时，数据逐步被右移。D0=DI，D1=Q0，D2=Q1，D3=Q2。设串行输入数码设串行输入数码DI=1011，电路初态为，电路初态为 Q3Q2Q1Q0=0000。可可见见，移移位位寄寄存存器器除除了了能能寄寄存存数数码码外外，还能实现数据的串、并行转换。还能实现数据的串、并行转换。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲在在 4 个移位脉冲作个移位脉冲作用下，用下，串行输入串行输入的的 4 位位数码数码 1011 全部存入寄全部存入寄存器，并由存器，并由 Q3、Q2、Q1 和和 Q0 并行输出并行输出。右移寄存器工作原理右移寄存器工作原理12345678CP10111100111DIQ0Q1Q2Q3右移寄存器波形图右移寄存器波形图右移寄存器中右移寄存器中数码移位情况数码移位情况CP顺序顺序输入输入DI Q0 Q1 Q2 Q301234010110 0 0 01 0 0 00 1 0 01 0 1 01 1 0 1JKJKJKJK触发器构成的右移寄存器触发器构成的右移寄存器触发器构成的右移寄存器触发器构成的右移寄存器D D触发器构成的触发器构成的左移寄存器左移寄存器1DC1RQ1DQRC1Q1D1DC1C1RQRCLKRD01DFF0FF1FF23FF20并行输出并行输出3QQ1QQID串行输入串行输入串行输出串行输出2D3D“1011”“1011”左移寄存器波形图左移寄存器波形图12345678CLK11110 011DQ3Q0Q1Q20 0待存数据待存数据10111011存入寄存器存入寄存器存入寄存器存入寄存器0111从从从从Q Q0 0取出取出取出取出2.2.双向移位寄存器双向移位寄存器 -74LS194A-74LS194A RDRDDILDIRCLK 74LS194Q0Q1Q2Q3M1M0D0D1D2D3Q3Q2Q1Q0IRILS1S0D3D2D1D0移位脉冲移位脉冲输入端输入端右移右移串行数码串行数码输输 入入 端端并行数码输入端并行数码输入端左移左移串行数码输入端串行数码输入端 工作方式控制端工作方式控制端S1 S0=00 时，保持功能时，保持功能S1 S0=01 时，右移功能时，右移功能S1 S0=10 时，左移功能时，左移功能S1 S0=11 时，并行存入时，并行存入并行数据输出端，从高并行数据输出端，从高位到低位依次为位到低位依次为 Q3 Q0。异步置异步置 0 端低电平有效端低电平有效双向移位寄存器双向移位寄存器 74LS19474LS19474LS194功能表功能表RDS1S0工作状态工作状态0XX置零置零100保持保持101右移右移110左移左移111并行输入并行输入移位寄存器的扩展移位寄存器的扩展两片的两片的S1、S2、CLK、RD分别并联；分别并联；一片的一片的Q3接至另一片的接至另一片的DIR端；另一片的端；另一片的Q0接到这一片的接到这一片的DIL移位寄存器的实际应用左移乘以左移乘以2 右移除以右移除以2移位寄存器的应用-算术运算算术运算Y=M8+N2数值运算数值运算移位寄存器的应用移位寄存器的实际应用并行数据并行数据串串行数据转换器行数据转换器移位寄存器的实际应用分析电路的逻辑功能分析电路的逻辑功能时序发生器时序发生器8位环形计数器位环形计数器74LS194VCCQ0Q1Q2Q3CLKS0GNDDILDIRRDD0D3D2D1S174LS194VCCQ0Q1Q2Q3CLKS0GNDDILDIRRDD0D3D2D1S1.右移右移 8 个个 1，再右移，再右移 8 个个 01115VSB清零清零5V5V使八个灯从左至右依次变亮使八个灯从左至右依次变亮,再从左至右依次熄灭再从左至右依次熄灭?在数字电路中，能够在数字电路中，能够记忆输入脉冲个数记忆输入脉冲个数的电路称为计数的电路称为计数器。计数器是一个周期性的时序电路，其状态图有一个器。计数器是一个周期性的时序电路，其状态图有一个闭闭合环合环，闭合环循环一次所需要的时钟脉冲的个数称为计数，闭合环循环一次所需要的时钟脉冲的个数称为计数器的器的模值模值M。由。由n个触发器构成的计数器，其模值个触发器构成的计数器，其模值M一般应一般应满足满足2n-1M2n。计数器分类：计数器分类：用于计数、分频、定时、产生节拍脉冲等用于计数、分频、定时、产生节拍脉冲等用于计数、分频、定时、产生节拍脉冲等用于计数、分频、定时、产生节拍脉冲等 按时钟控制方式不同分按时钟控制方式不同分 异步计数器异步计数器 同步计数器同步计数器 同步计数器比异步计数器的速度快得多。同步计数器比异步计数器的速度快得多。6.3.2 6.3.2 计数器计数器 按计数器功能分按计数器功能分加法计数器加法计数器 减法计数器减法计数器 加加/减计数器减计数器(又称可逆计数器又称可逆计数器)对计数脉冲作递对计数脉冲作递增计数的电路。增计数的电路。对计数脉冲作递对计数脉冲作递减计数的电路。减计数的电路。在加在加/减控制信号作减控制信号作用下，可递增也可用下，可递增也可递减计数的电路。递减计数的电路。按计数进制分按计数进制分按二进制数运按二进制数运算规律进行计算规律进行计数的电路数的电路 按十进制数运按十进制数运算规律进行计算规律进行计数的电路数的电路 二进制计数器二进制计数器 十进制计数器十进制计数器 任意进制计数器任意进制计数器(又称又称 N 进制计数器进制计数器)二进制和十二进制和十进制以外的进制以外的计数器计数器 用用T触发器构成计数器。触发器构成计数器。控制输入端控制输入端控制输入端控制输入端T T T T的状态，的状态，的状态，的状态，每次计数脉冲到达时应使该每次计数脉冲到达时应使该每次计数脉冲到达时应使该每次计数脉冲到达时应使该翻转的那些触发器输入控制端翻转的那些触发器输入控制端翻转的那些触发器输入控制端翻转的那些触发器输入控制端T T T Ti i i i=1=1=1=1，不该翻转的不该翻转的不该翻转的不该翻转的T T T Ti i i i=0=0=0=0。则第则第i位触发器输入端位触发器输入端Ti的逻辑式应为：的逻辑式应为：1、同步二进制计数器、同步二进制计数器同步二进制加法计数器同步二进制加法计数器一、同步计数器计数器一、同步计数器计数器T触发器另一种构成：时钟控制方式触发器另一种构成：时钟控制方式P283同步计数器为什么要那样构成呢？同步计数器为什么要那样构成呢？通过分析同步二进制加法计数通过分析同步二进制加法计数规律就可明白。规律就可明白。T0=1，T1=Q0n，T2=Q1n Q0n，T3=Q2n Q1n Q0n。各触发器当其低位输各触发器当其低位输出信号均为出信号均为 1 时，来时，来一个时钟就翻转一次，一个时钟就翻转一次，否则状态不变。否则状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序同步二进制加法计数规律同步二进制加法计数规律Q0来一个时钟就来一个时钟就翻转一次。翻转一次。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序Q1在在其其低低位位Q0输输出出为为 1 时时，来来一一个个时时钟钟就就翻翻转转一一次次，否否则则状态不变。状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序1100Q2在在其其低低位位Q0和和Q1均均为为 1 时时，来来一一个个时时钟钟翻翻转转一一次次，否否则则状态不变。状态不变。00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序10Q3在在其其低低位位Q0、Q1和和Q2均均为为 1 时时，来来一一个个时时钟钟翻翻转转一一次次，否则状态不变。否则状态不变。计数计数脉冲数脉冲数二进制数二进制数输出输出CQ3 Q2 Q1 Q0012345678 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 00 00000000计数计数脉冲数脉冲数二进制数二进制数输出输出CQ3 Q2 Q1 Q0 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 10 000001 16 0 0 0 0 0 同步四位二进制加法计数器的状态转换表同步四位二进制加法计数器的状态转换表1616进制加法计数器进制加法计数器状态转换图状态转换图时序图时序图计数容量计数容量=2=2n n-1-1 2 2分频分频分频分频4 4分频分频分频分频8 8分频分频分频分频1616分频分频分频分频模模 M 计数器也是一个计数器也是一个 M 分频器，分频器，M 分频器的输出信号即为计数器最高位的输出信号。分频器的输出信号即为计数器最高位的输出信号。四位二进制同步计数器四位二进制同步计数器7416174161 D3 D0：数据输入数据输入高位高位低位低位1、逻辑符号及引脚功能、逻辑符号及引脚功能RD:异步异步清零，低电平有效清零，低电平有效LD:同步同步预置，低电平有效预置，低电平有效Q3 Q0：数据输出数据输出高位高位低位低位CLK:时钟时钟输入，上升沿输入，上升沿有效有效EP、ET：工作状态控制端：工作状态控制端2 2、7416174161功能表功能表(3).(3).保持：当保持：当R RD D=LD=1=LD=1时，各触发器均处于保持状态时，各触发器均处于保持状态(4).(4).计数：当计数：当LD=RLD=RD D=EP=ET=1=EP=ET=1时，按时，按自然二进制自然二进制计数。计数。若初态为若初态为0000,150000,15个个CLKCLK后，输出为后，输出为“11111111”，进位，进位C C =1=1；第；第1616个个CLKCLK作用后，输出恢复到初始的作用后，输出恢复到初始的00000000状态，状态，C=0C=0(1).(1).异步清零：当异步清零：当R RD D=0=0，输出，输出“00000000”状态，状态，与与CLKCLK无关无关(2).(2).同步预置：当同步预置：当R RD D=1=1，LD=0LD=0，在在CLKCLK上升沿时上升沿时，输出端即输出端即反映输入数据的状态反映输入数据的状态四位二进制同步计数器四位二进制同步计数器74LS16374LS1631 1、外引线排列和、外引线排列和7416174161相同相同2 2、置数，计数，保持等功能与、置数，计数，保持等功能与7416174161相同相同3 3、清零功能与、清零功能与7416174161不同不同采用采用同步清零同步清零方式方式。当当R RD D=0=0时，只有当时，只有当CLKCLK的的上升沿上升沿来到时来到时,输出输出Q Q3 3Q Q2 2Q Q1 1Q Q0 0 才被全部清零才被全部清零同步同步二进二进制减制减法计法计数规数规律律0000161001501001410013001012110110100101109000181017010161015001141113011121100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序1011110101010同步二进制减法计数器同步二进制减法计数器若用若用T触发器构成计数器，则第触发器构成计数器，则第i位位触发器输入端触发器输入端Ti的逻辑式应为：的逻辑式应为：同步二进制减法计数器同步二进制减法计数器每次计数脉冲到达时应使该翻转的每次计数脉冲到达时应使该翻转的每次计数脉冲到达时应使该翻转的每次计数脉冲到达时应使该翻转的那些触发器输入控制端那些触发器输入控制端那些触发器输入控制端那些触发器输入控制端T T T Ti i i i=1=1=1=1，不该，不该，不该，不该翻转的翻转的翻转的翻转的T T T Ti i i i=0=0=0=0。计数计数脉冲数脉冲数二进制数二进制数输出输出BQ3 Q2 Q1 Q0012345678 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 00 10000000计数计数脉冲数脉冲数二进制数二进制数输出输出BQ3 Q2 Q1 Q0 9 10 11 1213 14 15 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 10 000000 16 0 0 0 0 0 同步四位二进制减法计数器的状态转换表同步四位二进制减法计数器的状态转换表加加/减脉冲用同一输入端，由加减脉冲用同一输入端，由加/减控制线的高低电平决定减控制线的高低电平决定加加/减计数减计数工作状态工作状态X11X保持保持XX0X预置数预置数(异步异步)010加计数加计数011减计数减计数同步十六进制加同步十六进制加/减计数器减计数器a.单时钟方式单时钟方式-74LS191电路采用控制输入端电路采用控制输入端T的状态（的状态（P285）同同步步16进进制制加加减减计计数数器器74191时时序序图图b.双时钟方式双时钟方式-74LS193当当CLKU端有计数脉冲输入，计数器做加法计数；端有计数脉冲输入，计数器做加法计数；当当CLKD端有计数脉冲输入，计数器做减法计数。端有计数脉冲输入，计数器做减法计数。加到加到CLKU和和CLKD上的计数脉冲在时间上应该错开。上的计数脉冲在时间上应该错开。74LS193具有异步置零、异步预置数功能。具有异步置零、异步预置数功能。电路采用控制时钟信号的结构形式。（电路采用控制时钟信号的结构形式。（P288）基本原理：在四位二基本原理：在四位二进制计数器基础上修进制计数器基础上修改，当计到改，当计到1001时，时，则下一个则下一个CLK电路状电路状态回到态回到0000。2.同步十进制计数器同步十进制计数器同步十进制加法计数器同步十进制加法计数器计数顺序计数顺序Q3Q2 Q1 Q0等效等效10进制数进制数输出输出C01234567891000000001001000110100010101100111100010010000012345678900000000001001210101011011010116010012110011010100121340100121110111100011415001010进进制制加加法法计计数数器器状状态态转转换换表表能自启动同步十进制加法计数器状态转换图同步十进制加法计数器状态转换图同步十进制加法计数器同步十进制加法计数器的功能的功能清零清零、置数置数、计数计数、保持保持 清零清零 置数置数RD是具有最高优先级别的是具有最高优先级别的异步异步清零端清零端;当当 RD=0不管其它控制信号如何不管其它控制信号如何,计数器清零。计数器清零。当当RD=1时，具有次优先权的为时，具有次优先权的为LD，当，当LD=0时，时，输入输入下一个下一个CLK上升沿，计数器置数，即上升沿，计数器置数，即Q3Q2Q1Q0=D3D2D1D0。同步十进制加法计数器同步十进制加法计数器74LS16074LS160 保持保持 实现二进制计数的位扩展实现二进制计数的位扩展当当RD=LD=1,且且EP和和ET中至少有一个为中至少有一个为0时，时，CLK将将不起作用，计数器保持原状态不变。不起作用，计数器保持原状态不变。进位输出进位输出CO=Q3Q2Q1Q0 ET,即当计数到即当计数到Q3Q2Q1Q0=1111，且使能信号，且使能信号ET=1时，产生一个时，产生一个高电平，作为向高高电平，作为向高4位级联的进位信号，构成位级联的进位信号，构成8位以位以上二进制的计数器。上二进制的计数器。当当RD=LD=1,且优先级别最低的使能端且优先级别最低的使能端EP=ET=1时，在时，在CLK上升沿触发下，计数器进行计数。上升沿触发下，计数器进行计数。计数计数74LS16074LS160功能表功能表 0 0 0 0 d0 d1 d2 d3 计计 数数 保保 持持 保保 持持 X X X X d0 d1 d2 d3 X X X X X X X X X X X X X XXX0111 X X X X 1 1 0 X X 00111112345Q0 Q1 Q2 Q3并行输入并行输入D0 D1 D2 D3时钟时钟CLK置数置数LD使使 能能 EP ET 清零清零RD 输输 出出输输 入入序序号号基本原理：基本原理：对二进制减法计数器对二进制减法计数器进行修改，在进行修改，在00000000时时减减“1 1”后跳变为后跳变为10011001，然后按二进制减法，然后按二进制减法计数就行了。计数就行了。同步十进制减法计数器同步十进制减法计数器计数顺序计数顺序 Q3 Q2 Q1 Q0等效等效10进制数进制数输出输出B0123456789100000100110000111011001010100001100100001000009876543210100000000010123456111111101101 11001011101010011514131211109000000010进进制制减减法法计计数数器器状状态态转转换换表表能自启动同步十进制减法计数器状态转换图同步十进制减法计数器状态转换图输入端、输出端的功能及用法与输入端、输出端的功能及用法与74LS191一致，电路只用到一致，电路只用到00001001的十个状态的十个状态单时钟单时钟：74LS190、74LS168、CC4510双时钟双时钟：74LS192、CC40192 同步同步十进制可逆计数器十进制可逆计数器74LS190CPSLDU/D工作状态工作状态11保持保持0 预置数预置数010 加法计数加法计数011减法计数减法计数1.异步二进制计数器异步二进制计数器二、异步计数器二、异步计数器FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CPRDFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CLKRD1 11J1K1J1K1J1K1J1KC1CLKC1Q0C1Q1C1Q2JK 触发器构成的异步二进制加法计数器触发器构成的异步二进制加法计数器来一个来一个 CLK 翻转一次翻转一次 输入第输入第“1”个计数脉冲时，计数器输出为个计数脉冲时，计数器输出为0001”；输入第；输入第“2