系统总线.pptx

1学习要求学习要求l重点：1、掌握有关总线的基本概念2、掌握如何克服总线的瓶颈3、掌握如何对总线进行管理，包括判优控制和通信控制l难点：总线的通信控制，既要解决通信双方如何获知传输的开始和结束，又要使通信双方按规定的协议互相协调配合来完成通信任务。23.1 总线的基本概念总线的基本概念一、为什么要用总线一、为什么要用总线二、什么是总线二、什么是总线三、总线上信息的传送三、总线上信息的传送总线是连接各个部件的信息传输线，总线是连接各个部件的信息传输线，是是 各个部件共享的传输介质各个部件共享的传输介质串行串行并行并行3四、总线结构的计算机举例四、总线结构的计算机举例1.面向面向 CPU 的双总线结构框图的双总线结构框图 中央处理器中央处理器 CPUI/O总线总线M总总线线3.1主存主存 I/O接口接口 I/O 设备设备1 I/O 设备设备2I/O接口接口I/O接口接口 I/O 设备设备n优点：便于增删设备缺点：CPU工作效率低4单总线（系统总线）单总线（系统总线）2.单总线结构框图单总线结构框图 CPU 主存主存 I/O接口接口 I/O 设备设备1 I/O 设备设备2 I/O接口接口 I/O 设备设备n I/O接口接口3.1存在总线冲突，必须设总线判优逻辑PDP-11和国产DJS183机采用53.以存储器为中心的双总线结构框图以存储器为中心的双总线结构框图系统总线系统总线 主存主存 CPU I/O接口接口 I/O 设备设备1 I/O 设备设备n I/O接口接口存储总线存储总线3.1国产DJS183机采用63.2 总线的分类总线的分类1.片内总线片内总线2.系统总线系统总线芯片内部芯片内部 的总线的总线数据总线数据总线地址总线地址总线控制总线控制总线双向双向 与机器字长、存储字长有关与机器字长、存储字长有关单向单向 与存储地址、与存储地址、I/O地址有关地址有关有出有出 有入有入计算机各部件之间计算机各部件之间 的信息传输线的信息传输线存储器读、存储器写存储器读、存储器写总线允许、中断确认总线允许、中断确认中断请求、总线请求中断请求、总线请求73.通信总线通信总线串行通信总线串行通信总线并行通信总线并行通信总线传输方式传输方式3.2 用于用于 计算机系统之间计算机系统之间 或或 计算机系统计算机系统与其他系统与其他系统（如控制仪表、移动通信等）（如控制仪表、移动通信等）之间的通信之间的通信83.3 总线特性及性能指标总线特性及性能指标CPU 插板插板主存主存 插板插板I/O 插板插板一、总线物理实现一、总线物理实现BUS主板主板91.机械特性机械特性2.电气特性电气特性3.功能特性功能特性4.时间特性时间特性二、总线特性二、总线特性尺寸尺寸、形状、形状、管脚数管脚数及及排列顺序排列顺序传输方向传输方向 和有效的和有效的 电平电平 范围范围每根传输线的每根传输线的 功能功能信号的信号的 时序时序 关系关系3.3地址地址数据数据控制控制规定规定:输出输出 输入输入 电平电平 1/010三、总线的性能指标三、总线的性能指标1.总线宽度总线宽度2.总线带宽（标准传输率）总线带宽（标准传输率）3.时钟同步时钟同步/异步异步4.总总线线复复用用5.信号线数信号线数6.总线控制方式总线控制方式7.其他指标其他指标数据线数据线 的根数（的根数（b）每秒传输的最大字每秒传输的最大字节数（节数（MBps）同步同步、不同步不同步地址线地址线 与与 数据线数据线 复用复用地址线、数据线和控制线的地址线、数据线和控制线的 总和总和负载能力负载能力并发、自动、仲裁、逻辑、计数并发、自动、仲裁、逻辑、计数3.311ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模块模块系统系统总总线线标标准准 四、总线标准四、总线标准系统系统模块模块3.3标标 准准 界界 面面12总线标准总线标准数据线数据线总线时钟总线时钟带宽带宽ISA168 MHz（独立）（独立）33 MBpsEISA328 MHz（独立）（独立）33 MBpsVESA(VL-BUS)3232 MHz（CPU）133 MBpsPCI326433 MHz（独立）（独立）64 MHz（独立）（独立）132 MBps528 MBpsAGP3266.7 MHz（独立）（独立）133 MHz（独立）（独立）266 MBps533 MBpsRS-232串行通信串行通信总线标准总线标准数据终端设备（计算机）和数据通信设备数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口（调制解调器）之间的标准接口USB串行接口串行接口总线标准总线标准普通无屏蔽双绞线普通无屏蔽双绞线带屏蔽双绞线带屏蔽双绞线最高最高1.5 Mbps(USB1.0)12 Mbps(USB1.1)480 Mbps(USB2.0)3.3 四、总线标准四、总线标准13ISA总线和EISA总线lISA总线:(Industry Standard Architecture:工业标准体系结构）也称为AT标准。lIBM公司为PC/AT电脑而制定的总线标准l16位体系结构，只能支持16位的I/O设备l数据传输率大约是16MB/Sl1988年，康柏、HP、NEC等9个厂商协同把ISA扩展到32位，即EISA总线(Extended ISA)。14lISA总线信号线数：98根lEISA总线信号线数：143根15VESA总线lVESA（video electronics standard association）l 1992年由60家附件卡制造商联合推出的一种局部总线，简称为VLBUS。l它的推出为微机系统总线体系结构的革新奠定了基础。该总线系统考虑到CPU与主存和Cache 的直接相连，通常把这部分总线称为CPU总线或主总线，其他设备通过VL总线与CPU总线相连，所以VL总线被称为局部总线。16VESA总线l定义了32位数据线，且可通过扩展槽扩展到64 位，l使用33MHz时钟频率，最大传输率达132MB/s，可与CPU同步工作。l是一种高速、高效的局部总线。l可支持386SX、386DX、486SX、486DX及奔腾微处理器。1718PCI总线lPCI（Peripheral Component Interconnect(外设部件互连标准)）l目前个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽。PCI插槽也是主板带有最多数量的插槽类型，在目前流行的台式机主板上，ATX结构的主板一般带有56个PCI插槽，而小一点的MATX主板也都带有23个PCI插槽 19PCI总线l由Intel公司1991年推出的一种局部总线。l从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。lPCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。20PCI总线lPCI总线是一种不依附于某个具体处理器的局部总线。lPCI总线性能：支持10 台外设 总线时钟频率33.3MHz/66MHz 最大数据传输速率133MB/s 时钟同步方式 与CPU 及时钟频率无关 总线宽度 32 位（5V）/64 位（3.3V）能自动识别外设 21PCI总线特点l高速性：传输速率从132MBps（33MHz时钟，32位数据通路）可升级到538MBps（66MHz时钟，64位数据通路）l即插即用性：PCI板卡的设计者，不必关心微机的哪些资源可用，那些资源不可用，也不必关心板卡之间是否会有冲突 l可靠性：ISA总线相比，PCI总线增加了奇偶校验错(PERR)、系统错(SERR)、从设备结束(STOP)等控制信号及超时处理等可靠性措施，使数据传输的可靠性大为增加 22PCI总线特点l自动配置：PCI插卡可以自动配置，当PCI插卡插入系统，BIOS将根据读到的有关该卡的信息，结合系统的实际情况为插卡分配存储地址、中断和某些定时信息。l共享中断：PCI总线采用低电平有效方式，多个中断可以共享一条中断线 l扩展性好：总线驱动能力不足时，可以采用多级PCI总线，这些总线上均可以并发工作，每个总线上均可挂接若干设备。23PCI总线特点l多路复用：用了地址线和数据线共用一组物理线路，减少了元件和管脚个数，提高了效率 l严格规范：对协议、时序、电气性能、机械性能等指标都有严格的规定，保证了PCI的可靠性和兼容性。24AGP总线lAccelerated Graphics Port(图形加速端口)l显示卡的专用扩展插槽，它是在PCI图形接口的基础上发展而来的。严格意义上讲，AGP并不是一种总线，而是一种接口方式 l完全独立于PCI总线之外，直接把显卡与主板控制芯片联在一起，使得3D图形数据省略了越过PCI总线的过程，从而很好地解决了低带宽PCI接口造成的系统瓶颈问题 lAGP标准在使用32位总线时，有66MHz和133MHz两种工作频率，最高数据传输率为266Mbps和533Mbps。目前最高规格的AGP 8X模式下，数据传输速度达到了2.1GB/s l经历了AGP1.0(AGP1X、AGP2X)、AGP2.0(AGP Pro、AGP4X)、AGP3.0(AGP8X)等阶段 25RS-232C总线lRS:Recommended Standardl美国电子工业协会EIA（Electronic Industry Association）制定的一种串行物理接口标准。l数据传输速率为每秒50、75、100、150、300、600、1200、2400、4800、9600、19200波特 l设有25条信号线，包括一个主通道和一个辅助通道，在多数情况下主要使用主通道 l采用150pF/m的通信电缆时，最大通信距离为15m 26USB总线l通用串行总线USB（universal serial bus）l由Intel、Compaq、Digital、IBM、Microsoft、NEC、Northern Telecom等7家世界著名的计算机和通信公司共同推出的一种新型接口标准。l基于通用连接技术，实现外设的简单快速连接，达到方便用户、降低成本、扩展PC连接外设范围的目的。l允许外设在开机状态下热插拔 27USB总线l最多可串接下来127个外设到同一系统 l传输速率2.0可达480Mbps，3.0 5Gbps l可以向低压设备提供5伏电源，同时可以减少PC机I/O接口数量 l能支持多媒体 283.4 总线结构总线结构一、单总线结构一、单总线结构单总线（系统总线）单总线（系统总线）CPU 主存主存 I/O接口接口 I/O 设备设备1 I/O 设备设备2 I/O接口接口 I/O 设备设备n I/O接口接口小型或微型机采用291.双总线结构双总线结构具有特殊功能的处理器，具有特殊功能的处理器，由通道对由通道对I/O统一管理统一管理通道通道 I/O接口接口 设备设备n I/O接口接口 设备设备0 CPU主存主存主存总线主存总线I/O总线总线二、多总线结构二、多总线结构3.4大多用于大、中型计算机系统302.三总线结构三总线结构主存总线主存总线DMA总线总线I/O总线总线 CPU 主存主存设备设备1设备设备n高速外设高速外设I/O接口接口I/O接口接口I/O接口接口3.4任一时刻只能使用一种总线313.三总线结构的又一形式三总线结构的又一形式3.4局域网局域网系统总线系统总线CPUCache局部总线局部总线扩展总线接口扩展总线接口扩展总线扩展总线Modem串行接口串行接口SCSI局部局部I/O控制器控制器主存主存324.四总线结构四总线结构多媒体多媒体 Modem主存主存扩展总线接口扩展总线接口局域网局域网SCSICPU串行接口串行接口FAX系统总线系统总线局部总线局部总线高速总线高速总线扩展总线扩展总线图形图形Cache/桥桥3.4331.传传统微型机总线结构统微型机总线结构三、总线结构举例三、总线结构举例3.4存储器存储器SCSI 控制器控制器主存控制器主存控制器ISA、EISA 8 MHz的的16位数据通路位数据通路标准总线控制器标准总线控制器33 MHz的的32位数据通路位数据通路系统总线系统总线多媒体多媒体高速局域网高速局域网高性能图形高性能图形 CPU Modem342.VL-BUS局部总线结构局部总线结构3.433 MHz的的32位数据通路位数据通路系统总线系统总线ISA、EISA多媒体多媒体高速局域网高速局域网高性能图形高性能图形图文传真图文传真8 MHz的的16位数据通路位数据通路标准总线标准总线 控制器控制器CPU主存控制器主存控制器存储器存储器局部总线局部总线 控制器控制器 SCSI控制器控制器VL BUS Modem353.PCI 总线结构总线结构3.4CPU多媒体多媒体PCI 桥桥高速局域网高速局域网高性能图形高性能图形图文传真图文传真PCI 总线总线系统总线系统总线33 MHz的的32位数据通路位数据通路8 MHz的的16位数据通路位数据通路ISA、EISA标准总线标准总线 控制器控制器 SCSI 控制器控制器存储器存储器 Modem364.多层多层 PCI 总线结构总线结构PCI总线总线2存储器存储器桥桥0桥桥4 PCI设备设备桥桥5总线桥总线桥桥桥3桥桥1设备设备桥桥2第一级桥第一级桥第二级桥第二级桥第三级桥第三级桥PCI总线总线4PCI总线总线5PCI总线总线3PCI总线总线1PCI总线总线0存储器总线存储器总线 标准总线标准总线CPU3.4373.5 总线控制总线控制一、总线判优控制一、总线判优控制 总线判优控制总线判优控制分布式分布式集中式集中式 主设备主设备(模块模块)对总线有对总线有 控制权控制权 从设备从设备(模块模块)响应响应 从主设备发来的总线命令从主设备发来的总线命令1.基本概念基本概念链式查询链式查询计数器定时查询计数器定时查询独立请求方式独立请求方式总线上信息传送总线上信息传送启动者启动者382.链式查询方式链式查询方式总总线线控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG数据线数据线地址线地址线BS 总线忙总线忙BR总线请求总线请求BG总线同意总线同意3.5I/O接口接口1特点：简单，成本低缺点：对电路故障敏感39 0BS 总线忙总线忙BR总线请求总线请求总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0BSBRI/O接口接口1I/O接口接口n设备地址设备地址3.计数器定时查询方式计数器定时查询方式I/O接口接口13.5 计数器计数器设备地址设备地址 1特点：优先级次序可以改变，但改变后固定，对电路故障不敏感，控制复杂40排队器排队器排队器排队器4.独立请求方式独立请求方式总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0I/O接口接口1I/O接口接口nBR0 BG0BR1BG1BRnBGnBG总线同意总线同意BR总线请求总线请求3.5特点：响应速度快，优先次序控制灵活；控制复杂41二、总线通信控制二、总线通信控制1.目的目的2.总线传输周期（总线周期）总线传输周期（总线周期）主模块申请主模块申请，总线仲裁决定，总线仲裁决定主模块向从模块主模块向从模块 给出地址给出地址 和和 命令命令主模块和从模块主模块和从模块 交换数据交换数据主模块主模块 撤消有关信息撤消有关信息 申请分配阶段申请分配阶段寻址阶段寻址阶段传数阶段传数阶段结束阶段结束阶段解决通信双方如何获知传输开始和解决通信双方如何获知传输开始和传输结束、传输结束、协调配合协调配合 问题问题3.542由由 统一时标统一时标 控制数据传送控制数据传送充分充分 挖掘挖掘 系统系统 总线每个瞬间总线每个瞬间 的的 潜力潜力同步通信同步通信 异步通信异步通信 半同步通信半同步通信 分离式通信分离式通信 3.总线通信的四种方式总线通信的四种方式采用采用 应答方式应答方式，没有公共时钟标准，没有公共时钟标准同步同步、异步结合异步结合3.543 读读命令命令同步式数据输入同步式数据输入T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 数据数据3.5(1)同步通信同步通信44 数据数据T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 写写命令命令3.5同步式数据输出同步式数据输出(1)同步通信同步通信45同步通信l优点：规定明确、统一，模块间配合简单一致l缺点：主、从模块时间配合属于强制性“同步”，必须在限定时间内完成规定要求。l应用场合：总线长度较短、各部件存取时间比较一致的场合lP61 例3.146 总线请求总线请求无固定时钟周期划分，总线周期时间由传送实际需无固定时钟周期划分，总线周期时间由传送实际需要决定；以异步应答方式控制总线传送操作。要决定；以异步应答方式控制总线传送操作。(设备设备 CPU)CPU)总线批准总线批准 (CPU (CPU 设备设备)主同步主同步 (主主 从从)从同步从同步 (从从 主主)总线周期总线周期 总线传送总线传送（时间可变）（时间可变）（时间可变）（时间可变）总线权切换总线权切换(2)异步通信异步通信允许各模块速度不一致，给设计者充分的灵活性和允许各模块速度不一致，给设计者充分的灵活性和选择余地选择余地47不互锁不互锁半互锁半互锁全互锁全互锁(2)异步通信异步通信3.5主设备主设备从设备从设备请请求求回回答答48(3)半同步通信半同步通信同步同步 发送方发送方 用系统用系统 时钟前沿时钟前沿 发信号发信号 接收方接收方 用系统用系统 时钟后沿时钟后沿 判断、识别判断、识别3.5（同步同步、异步异步 结合）结合）异步异步 允许不同速度的模块和谐工作允许不同速度的模块和谐工作 增加一条增加一条 “等待等待”响应信号响应信号 WAIT49以输入数据为例的半同步通信时序以输入数据为例的半同步通信时序T1 主模块发地址主模块发地址T2 主模块发命令主模块发命令T3 从模块提供数据从模块提供数据T4 从模块撤销数据，主模块撤销命令从模块撤销数据，主模块撤销命令Tw 当当 为低电平时，等待一个为低电平时，等待一个 TWAITTw 当当 为低电平时，等待一个为低电平时，等待一个 TWAIT3.550 读读 命令命令WAIT 地址地址 数据数据3.5 时钟时钟总线传输周期总线传输周期T1T2TWTWT3T4(3)半同步通信半同步通信（同步同步、异步异步 结合）结合）适用于系统工作速度不高但又包含了由许多工作速度差异较大适用于系统工作速度不高但又包含了由许多工作速度差异较大的各类设备组成的简单系统的各类设备组成的简单系统51上述三种通信的共同点上述三种通信的共同点一个总线传输周期（以输入数据为例）一个总线传输周期（以输入数据为例）主模块发地址主模块发地址、命令、命令 从模块准备数据从模块准备数据 从模块向主模块发数据从模块向主模块发数据总线空闲总线空闲3.5占用总线占用总线不占用总线不占用总线占用总线占用总线52(4)分离式通信分离式通信充分挖掘系统总线每个瞬间的潜力充分挖掘系统总线每个瞬间的潜力主模块主模块 申请申请 占用总线占用总线，使用完后，使用完后即即 放弃总线放弃总线 的使用权的使用权从模块从模块 申请申请 占用总线占用总线，将各种信，将各种信息送至总线上息送至总线上一个总线传输周期一个总线传输周期子周期子周期1子周期子周期23.5主模块主模块531.各模块有权申请占用总线各模块有权申请占用总线分离式通信特点分离式通信特点充分提高了总线的有效占用充分提高了总线的有效占用2.采用同步方式通信，不等对方回答采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线各模块准备数据时，不占用总线4.总线被占用时，无空闲总线被占用时，无空闲3.554异步并行通信55异异步步串串行行通通信信以以一一个个字字符符为为传传输输单单位位，用用起起始始位位表示字符的开始，用停止位表示字符结束表示字符的开始，用停止位表示字符结束 异步串行通信及其协议异步串行通信及其协议P P62 62 例例3.2 3.2 例例3.3 例例3.43.456波特率n串行传输速率也称串行传输速率也称波特率波特率（Baud Rate）n每秒传输的二进制位数每秒传输的二进制位数bpsn字字符符中中每每个个二二进进制制位位持持续续的的时时间间长长度度都都一一样样，为为数数据据传输速率的倒数传输速率的倒数n过过去去，串串行行异异步步通通信信的的数数据据传传输输速速率率限限制制在在50 bps到到9600 bps之之间间。现现在在，可可以以达达到到115200 bps或更高或更高57字符速率与波特率两者关系字符速率与波特率两者关系 字符速率字符速率：每秒钟传输的字符数。：每秒钟传输的字符数。波特率波特率：指单位时间内传送二进制数据的：指单位时间内传送二进制数据的位数。单位为：位数。单位为：b/s例例:异步传输过程异步传输过程 设每个字符对应设每个字符对应1 1个起始位、个起始位、7 7个信息位、个信息位、1 1个个奇偶校验位和奇偶校验位和1 1个停止位，如果波特率为个停止位，如果波特率为1200bps1200bps，那么，每秒钟能传输的最大字符数为，那么，每秒钟能传输的最大字符数为1200/101200/10120120个个