逻辑门电路五版.pptx

3.1 MOS 3.1 MOS逻辑门电路逻辑门电路逻辑门电路逻辑门电路 3.2 TTL 3.2 TTL逻辑门电路逻辑门电路逻辑门电路逻辑门电路 3.5 3.5 逻辑描述中的几个问题逻辑描述中的几个问题逻辑描述中的几个问题逻辑描述中的几个问题 3.6 3.6 逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题逻辑门电路使用中的几个实际问题退出退出退出退出第第第第3 3章章章章 逻辑门电路逻辑门电路逻辑门电路逻辑门电路3.1 MOS逻辑门电路逻辑门电路 3.1.1 3.1.1 数字集成电路简介数字集成电路简介数字集成电路简介数字集成电路简介 3.1.2 3.1.2 逻辑电路的一般特性逻辑电路的一般特性逻辑电路的一般特性逻辑电路的一般特性 3.1.3 MOS 3.1.3 MOS开关及其等效电路开关及其等效电路开关及其等效电路开关及其等效电路 3.1.4 CMOS 3.1.4 CMOS反相器反相器反相器反相器 3.1.5 CMOS 3.1.5 CMOS逻辑门电路逻辑门电路逻辑门电路逻辑门电路 3.1.6 CMOS 3.1.6 CMOS漏极开路门和三态输出门电路漏极开路门和三态输出门电路漏极开路门和三态输出门电路漏极开路门和三态输出门电路 3.1.7 CMOS 3.1.7 CMOS传输门传输门传输门传输门 3.1.8 CMOS 3.1.8 CMOS逻辑门电路的技术参数逻辑门电路的技术参数逻辑门电路的技术参数逻辑门电路的技术参数 3.1.9 NMOS 3.1.9 NMOS门电路门电路门电路门电路 数字集成电路可分为单极型电路和双极型电路。数字集成电路可分为单极型电路和双极型电路。单极型电路（即单极型电路（即MOS电路）按照器件结构的不同形电路）按照器件结构的不同形式可分为：式可分为：NMOS、PMOS、CMOS。其中。其中CMOS电路（电路（金属金属-氧化氧化物物-半导体互补对称逻辑门电路半导体互补对称逻辑门电路）是占主导地位的逻辑器件。是占主导地位的逻辑器件。CMOS的型号的型号：4000系列（系列（基本的基本的CMOS）、4000B系列、系列、74HC（高速的高速的CMOS）和和74HCT系列（系列（与与TTL兼容的高速兼容的高速CMOS）、）、74VHC和和74VHCT系列、系列、74LVC系列、系列、74AUC系列、系列、54系列系列(军用军用)目前常用的双极型电路是目前常用的双极型电路是TTL（BJT-BJT)和和ECL(射极耦合射极耦合）系）系列。列。TTL的型号的型号：74系列、系列、74H系列、系列、74L系列、系列、74S系列、系列、74LS系列、系列、74AS系列、系列、74ALS系列、系列、74F系列系列3.1.1 数字集成电路简介数字集成电路简介TTLTTL集成逻辑门电路系列简介集成逻辑门电路系列简介1 17474系列系列为为TTL集成电路的早期产品，属中速集成电路的早期产品，属中速TTL器件。器件。2 27474L系列系列为低功耗为低功耗TTL系列，又称系列，又称LTTL系列。系列。3 37474H系列系列为高速为高速TTL系列。系列。4 47474S系列系列为肖特基为肖特基TTL系列，进一步提高了速度。系列，进一步提高了速度。7474S系列的几点改进：系列的几点改进：（1 1）采用了抗饱和三极管）采用了抗饱和三极管代表符号代表符号 解决办法：解决办法：在在BJTBJT的基极和集电极之间并联一个肖特基二极管，把的基极和集电极之间并联一个肖特基二极管，把BJTBJT的集电结正偏电压嵌位在的集电结正偏电压嵌位在0.4V0.4V左右，起到了抵制左右，起到了抵制BJTBJT过饱和的作用过饱和的作用原因原因：BJTBJT工作在饱和时，工作在饱和时，发射结和集电结均正向偏置，发射结和集电结均正向偏置，集电结正偏电压越大，管子集电结正偏电压越大，管子饱和程度越深饱和程度越深5 57474LS系系列列为为低低功功耗耗肖肖特特基系列。基系列。6 67474AS系系列列为为先先进进肖肖特特基基系列，系列，7 77474ALS系列系列为先进低为先进低功耗肖特基系列。功耗肖特基系列。（2 2）将）将Re2Re2用用“有源泄放电路代替有源泄放电路代替”。（3 3）输出级采用了达林顿结构。）输出级采用了达林顿结构。（4 4）输入端加了三个保护二极管。）输入端加了三个保护二极管。3.1.2 逻辑电路的一般特性逻辑电路的一般特性1、输入和输出的高、低电平、输入和输出的高、低电平 逻辑逻辑1或逻辑或逻辑0对应的是对应的是一定的电压范围一定的电压范围，例如，典型，例如，典型工作电压为工作电压为5V的的74HC系列系列CMOS，输入电压在，输入电压在3.3V5.0V范围对应高电平逻辑范围对应高电平逻辑1，0 1.5V范围对应低电平逻辑范围对应低电平逻辑0。不同系列的集成电路，输入和输出为逻辑不同系列的集成电路，输入和输出为逻辑1和和0所对应所对应的电压范围也不同，一般给出的电压范围也不同，一般给出4种逻辑电平参数：种逻辑电平参数：(1)输入低电平的上限值输入低电平的上限值VIL（max）(2)输入高电平的下限值输入高电平的下限值VIH（min）(3)输出低电平的上限值输出低电平的上限值VOL（max）(4)输出高电平的下限值输出高电平的下限值VOH（min）2、噪声容限：、噪声容限：逻辑门电路的输入高低电平有一个范围，即它的输入信号逻辑门电路的输入高低电平有一个范围，即它的输入信号允许一定的容差允许一定的容差高电平的噪声容限：高电平的噪声容限：VNH=VOH（min）VIH（min）低电平的噪声容限：低电平的噪声容限：VNL=VIL（max）VOL（max）3、扇入数与扇出数、扇入数与扇出数扇入数：扇入数：门电路的输入端的个数。门电路的输入端的个数。扇出数：扇出数：在正常工作情况下，所能带在正常工作情况下，所能带同类门电路同类门电路的最大数的最大数 目。目。根据负载的性质不同可分为两种工作情况：根据负载的性质不同可分为两种工作情况：拉电流负拉电流负载载和和灌电流负载灌电流负载。拉电流负载：拉电流负载：负载电流从驱动门流向外电路；负载电流从驱动门流向外电路；灌电流负载：灌电流负载：负载电流从外电路流入驱动门。负载电流从外电路流入驱动门。1)、拉电流工作情况、拉电流工作情况:&IOHIIHIIH2)、灌电流工作情况、灌电流工作情况:&IOLIILIIL4、传输延迟时间、传输延迟时间tPdtPHL输出由高电平变为低电平的时间输出由高电平变为低电平的时间tPLH 输出由低电平变为高电平的时间输出由低电平变为高电平的时间tPd=(tPHL+tPLH)/2输入输入输出输出 由由MOSMOS管构成的管构成的MOSMOS逻辑门电路是继逻辑门电路是继TTLTTL之后发展起来的之后发展起来的另一种应用广泛的数字集成电路。由于它功耗低，抗干扰能另一种应用广泛的数字集成电路。由于它功耗低，抗干扰能力强，工艺简单，几乎所有的大规模、超大规模数字集成器力强，工艺简单，几乎所有的大规模、超大规模数字集成器件都采用件都采用MOSMOS工艺。就其发展趋势看，工艺。就其发展趋势看，MOSMOS电路特别是电路特别是CMOSCMOS电电路有可能超越路有可能超越TTLTTL成为占统治地位的逻辑器件。成为占统治地位的逻辑器件。MOS逻辑门电路简介:场效应管（场效应管（FETFET）有两大类）有两大类:结型场效应管结型场效应管(JFET)(JFET)和绝缘和绝缘栅场效应管栅场效应管(IGFET)(IGFET)。目前应用最广泛的绝缘栅场效应管是目前应用最广泛的绝缘栅场效应管是MOSFETMOSFET（或（或MOSMOS管），管），分为分为P P沟道和沟道和N N沟道沟道MOSMOS管两类，工作原理相似，其中每一类又管两类，工作原理相似，其中每一类又可分为增强型和耗尽型两种。可分为增强型和耗尽型两种。3.1.3 MOS开关及其等效电路开关及其等效电路MOS管开关电路管开关电路转移特性曲线转移特性曲线输出特性曲线输出特性曲线gdsRdVDD截止状态截止状态vIVTvO=VDD导通状态导通状态gdsRdVDDvIVTvO 0vIvOgdsRdVDD（1）vI0V时，时，TN截止，截止，TP导通。输出电压导通。输出电压vOVDD10V。（2）vI 10V时，时，TN导通，导通，TP截止。输出电压截止。输出电压vO 0V。3.1.4 CMOS反相器反相器CMOS与非门与非门A、B当中有一个或全当中有一个或全为低电平时，为低电平时，TN1、TN2中中有一个或全部截止，有一个或全部截止，TP1、TP2中有一个或全部导通，中有一个或全部导通，输出输出Y为高电平。为高电平。只有当输入只有当输入A、B全为全为高电平时，高电平时，TN1和和TN2才会才会都导通，都导通，TP1和和TP2才会都才会都截止，输出截止，输出Y才会为低电才会为低电平。平。3.1.5 CMOS逻辑门电路逻辑门电路CMOS或非门或非门只要输入只要输入A、B当当中有一个或全为高电中有一个或全为高电平，平，TP1、TP2中有一中有一个或全部截止，个或全部截止，TN1、TN2中有一个或全部中有一个或全部导通，输出导通，输出Y为低电为低电平。平。只有当只有当A、B全为全为低电平时，低电平时，TP1和和TP2才会都导通，才会都导通，TN1和和TN2才会都截止，输出才会都截止，输出Y才会为高电平。才会为高电平。CMOS异或门异或门ABVDDX由两级组成，前级为或非门，输出为由两级组成，前级为或非门，输出为后级为与或非门，经过逻辑变换，可得：后级为与或非门，经过逻辑变换，可得：输入、输出保护电路和缓冲电路输入、输出保护电路和缓冲电路VDDvIvO输入保护缓冲电路输入保护缓冲电路输出缓冲电路输出缓冲电路基本逻辑基本逻辑功能电路功能电路基本逻辑基本逻辑功能电路功能电路输入保护及缓冲电路输入保护及缓冲电路VDDvIvO输入保护电路输入保护电路缓冲电路缓冲电路D1D2CPCNRSTPTNCMOS逻辑门的缓冲电路逻辑门的缓冲电路1111ABL3.1.6 CMOS漏极开路门和三态输出门电路漏极开路门和三态输出门电路导通导通VDDVO1LG1G2TP1TN1TP2TN2VI2LVI1LVO2L截止截止导通导通截止截止低阻通路低阻通路问题的提出：问题的提出：为解决一般为解决一般CMOS门电路不能线与而设计的。门电路不能线与而设计的。1 1、CMOS漏极开路门电路漏极开路门电路漏极漏极开路输出开路输出LAB&LABLABVDDRPCD&LAB&CDVDDRP(a)OD与非门的输出级与非门的输出级(b)符号符号(c)输出线与连接图输出线与连接图(d)逻辑图逻辑图漏极开路门电路的结构和符号漏极开路门电路的结构和符号&AB&VDDRP1.5k1&VDDRP1.5kRNon100vOCL100pFVDDRP1.5kRNoff1MvOCL100pF(a)逻辑图逻辑图(b)输出为低电平时的输出为低电平时的等效电路等效电路(c)输出为高电平时的输出为高电平时的等效电路等效电路上拉电阻对上拉电阻对OD门动态性能的影响门动态性能的影响上拉电阻的计算上拉电阻的计算&VILVDDRP1&VILVILVILVIHVIH74HC033&74LS0474LS10IILIILIOL&VILVDDRP1&VILVILVILVILVIL74HC033&74LS0474LS10IIH3IIHIOZIOZIOZ外接电阻外接电阻R的的取值范围为取值范围为R(a)RP(min)的工作情况的工作情况(b)RP(max)的工作情况的工作情况EN=1时，时，若若A=0，则，则B=1，C=1，使，使TN导通，导通，TP截止，输出端截止，输出端L=0；若若A=1，则，则B=0，C=0，使，使TN截止，TP导通，输出端导通，输出端L=1。EN=0时，不论时，不论A的取值为何，均使的取值为何，均使B=1，C=0，则，则TP、TN均截均截止，输出端开路，既不是低电平，也不是高电平，即高阻态。止，输出端开路，既不是低电平，也不是高电平，即高阻态。2 2、三态（三态（TSL）输出门）输出门VDDLATPTN&11ENBC(b)符号符号1AENL(a)电路图电路图结论：电路的输出有高阻态、高电平和低电平结论：电路的输出有高阻态、高电平和低电平3种状态。种状态。使能使能EN输入输入A输出输出L1001110高阻高阻表表3.1.4 三态输出门电路的真值表三态输出门电路的真值表总线总线1A1EN11A2EN21A3EN3表表3.1.25 三态输出门三态输出门电路构成总线传输结构电路构成总线传输结构C1、，即，即C端为高电平（端为高电平（5V）、）、端为低电平（端为低电平（0V）时，时，TN和和TP都具备了导通条件，输入和输出之间相当于开关接通都具备了导通条件，输入和输出之间相当于开关接通一样，一样，vOvI。3.1.7 CMOS传输门（传输门（TG)C0、，即即C端端为为低低电电平平（0V）、端端为为高高电电平平（5V）时时，TN和和TP都都不不具具备备开开启启条条件件而而截截止止，输输入入和和输输出出之之间间相相当当于于开开关断开一样。关断开一样。3.1.9 NMOS门电路门电路1、NMOS反相器反相器VDDT2T1vIvOCL2、NMOS与非门电路与非门电路VDDT1T2ABL=ABT3VDDT1T2ABL=A+B3、NMOS或非门电路或非门电路VDDT1T2ABL=A B4、NMOS同或门电路同或门电路3.2 TTL逻辑门电路逻辑门电路 3.2.1 BJT 3.2.1 BJT的开关特性的开关特性的开关特性的开关特性 3.2.2 3.2.2 基本基本基本基本BJTBJT反相器的动态性能反相器的动态性能反相器的动态性能反相器的动态性能 3.2.3 TTL 3.2.3 TTL反相器的基本电路反相器的基本电路反相器的基本电路反相器的基本电路 3.2.4 TTL 3.2.4 TTL逻辑门电路逻辑门电路逻辑门电路逻辑门电路 3.2.5 3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路集电极开路门和三态门电路集电极开路门和三态门电路 3.2.6 BiCMOS 3.2.6 BiCMOS门电路门电路门电路门电路 3.2.7 3.2.7 改进型改进型改进型改进型TTLTTL门电路门电路门电路门电路抗饱和抗饱和抗饱和抗饱和TTLTTL电路电路电路电路退出退出退出退出RbRc+VCCbce截止状态截止状态饱和状态饱和状态iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V饱饱和和区区截止区截止区放放大大区区3.2.1 BJT的开关特性的开关特性ui=0.3V时，因为时，因为uBE0.5V，iB=0，三极管工作在截止状，三极管工作在截止状态，态，ic=0。因为。因为ic=0，所以输，所以输出电压：出电压：ui=1V时时,三极管导通三极管导通,基极电流：基极电流：因为因为0iBIBS，三极管工作在，三极管工作在饱和状态。输出电压：饱和状态。输出电压：uoVCES0.3V当当vO由低向高过渡时，电路由由低向高过渡时，电路由VCC通过通过Rc对对CL充电。充电。当当vO由高向低过渡时，由高向低过渡时，CL通过通过BJT放电。放电。CL的充、放电过程均需经历一定的时间，这必然会增加输的充、放电过程均需经历一定的时间，这必然会增加输出电压出电压vO波形的上升时间和下降时间，导致基本波形的上升时间和下降时间，导致基本BJT反相器的反相器的开关速度不高。开关速度不高。3.2.2 基本基本BJT反相器的动态性能反相器的动态性能+vI+vORcRbCLiRciCiBiCLVCC3.2.3 TTL反相器的基本电路反相器的基本电路1 1、TTL反相器的工作原理反相器的工作原理集成集成TTL反相器反相器2、TTL反相器的传输特性反相器的传输特性1 1、与非门电路与非门电路3.2.4 TTL逻辑门电路逻辑门电路74LS00内含4个2输入与非门，74LS20内含2个4输入与非门。集成集成TTL与非门与非门2 2、或非门电路或非门电路A、B中只要有一个为中只要有一个为1，即高电平，如，即高电平，如A1，则，则iB1就会经过就会经过T1集集电结流入电结流入T2基极，使基极，使T2、T5饱和导通，输出为低电平，即饱和导通，输出为低电平，即Y0。AB0时，时，iB1、iB1均分别流入均分别流入T1、T1发射极，使发射极，使T2、T2、T5均截止，均截止，T3、T4导通，输出为高电平，即导通，输出为高电平，即Y1。A和和B都为高电平（都为高电平（T2导通）、或导通）、或C和和D都为高电平都为高电平(T2导通导通)时，时，T5饱和导通，饱和导通，T3、T4组成的达林顿管截止，输出组成的达林顿管截止，输出Y=0。A和和B不全为高电平、并且不全为高电平、并且C和和D也不全为高电平（也不全为高电平（T2和和T2同时同时截止）时，截止）时，T5截止，截止，T3、T4组成的达林顿管饱和导通，输出组成的达林顿管饱和导通，输出Y=1。3 3、TTL与或非门与或非门与与门门Y=AB=ABY=A+B=A+B异异或或门门或或门门1.1.集电极开路门集电极开路门(OC(OC门门)在工程实践中，有时需要将几个门的输出端在工程实践中，有时需要将几个门的输出端并联使用，并联使用，以实现与逻辑以实现与逻辑，称为，称为线与线与。普通的普通的TTL门电路不能进行线与门电路不能进行线与。1).1).线与问题线与问题Y=0Y=02).2).OC OC 门门线与电流大损坏T4T3T4G G1 1+VCC导通导通截止截止1 10 0T3T4G G2 2+VCCIIL 例如，如图所示情形时,门电路会损坏。问题的提出：为解决一般TTL与非门不能线与而设计的。以OC与非门为例讲解：所谓集电极开路（OC）是指TTL与非门电路的推拉式输出级中，删去电压跟随器（T3电路）。实现线与实现线与：将多个门电路的T4的集电极至电源之间，加一公共的上拉电阻。3.2.5 集电极开路门和三态门电路集电极开路门和三态门电路A、B不全为1时，uB1=1V，T2、T3截止，Y=1接入上拉电阻R后：A、B全为1时，uB1=2.1V，T2、T3饱和导通，Y=0外接电阻R的取值范围为：实现了线与功能实现了线与功能（1 1）实现线与。）实现线与。逻辑关系为逻辑关系为:OC门主要有以下几方面的应用：门主要有以下几方面的应用：（2 2）实现电平转换。）实现电平转换。如图所示，可使输出高电平变为如图所示，可使输出高电平变为1010V。（3 3）用做驱动器。）用做驱动器。如图是用来驱动发光二极管的电路。如图是用来驱动发光二极管的电路。输入不全为输入不全为1时，时，V0=VCC=10VOC与非门与非门ABL+5VT1T2DT4T3R1R2R3R44k1.6k130W1k+5VR5R6T5T6T7ENTSL门门结论：电路的输出有高阻态、高电平和低电平结论：电路的输出有高阻态、高电平和低电平3种状态。种状态。EN0时，时，T6截止，截止，T7导通，则导通，则T4的基极被钳位的基极被钳位于低电平。同时于低电平。同时EN0的的信号送至信号送至T1的输入端，使的输入端，使得得T2、T3也截止。则电路也截止。则电路的输出端开路，即高阻态。的输出端开路，即高阻态。EN1时，时，T5倒置放大，倒置放大，T6饱和，饱和，T7截止。此时电截止。此时电路的输出状态取决于输入路的输出状态取决于输入A、B的状态，即：的状态，即：L=ABEN为高电平有效为高电平有效三态输出与非门三态输出与非门三态门的应用三态门的应用（三态门在计算机总线结构中有着广泛的应用）（三态门在计算机总线结构中有着广泛的应用）作多路开关：作多路开关：E=0时，门时，门G1使能，使能，G2禁止，禁止，Y=A；E=1时，时，门门G2使能，使能，G1禁止，禁止，Y=B。信号双向传输：信号双向传输：E=0时信号向右时信号向右传送，传送，B=A；E=1时信号向左时信号向左传送，传送，A=B。构成数据总线：让各门的控构成数据总线：让各门的控制端轮流处于低电平，即任何制端轮流处于低电平，即任何时刻只让一个时刻只让一个TSL门处于工作门处于工作状态，而其余状态，而其余TSL门均处于高门均处于高阻状态，这样总线就会轮流接阻状态，这样总线就会轮流接受各受各TSL门的输出。门的输出。三态输出非门三态输出非门VDDvOvIT1T2MPMNM2M1BiCMOS反相器反相器3.2.6 BiCMOS门电路门电路原理：原理：（1）vI0时，时，MP、M2、T1导通，导通，MN、M1、T2截止，输出截止，输出vO1。（2）vI 1时，时，MN、M1、T2导通，导通，MP、M2、T1截止，截止，输出输出vO 0。特点：特点：双极性双极性BJT管作为管作为CMOS电路的电路的输出级，功耗低，速度快、驱动力强。输出级，功耗低，速度快、驱动力强。BiCMOS或非门或非门VDDT1T2MPAMPBM1AM1BMNAMNBM2ABL=A+B3.2.7 改进型改进型TTL门电路门电路抗饱和抗饱和TTL电路电路1 1、肖特基势垒二极管工作原理、肖特基势垒二极管工作原理提高提高TTL电路的速度的手段电路的速度的手段：限制：限制BJT的饱和深度。的饱和深度。方法方法：在：在BJT的基极和集电极并联一个肖特基二极管。的基极和集电极并联一个肖特基二极管。原理原理：肖特基二极管的正向导通压降较低，为肖特基二极管的正向导通压降较低，为0.4V0.5V；肖特基二极管是多数载流子参与导电，没有少数载流子的聚集，转换速肖特基二极管是多数载流子参与导电，没有少数载流子的聚集，转换速度快。度快。2、肖特基、肖特基TTL电路电路3.5 逻辑描述中的几个问题逻辑描述中的几个问题 3.5.1 3.5.1 正负逻辑问题正负逻辑问题正负逻辑问题正负逻辑问题 3.5.2 3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用退出退出退出退出3.5.1 正负逻辑问题正负逻辑问题1、正负逻辑的规定、正负逻辑的规定正逻辑体制：正逻辑体制：用逻辑用逻辑1表示高电平，用逻辑表示高电平，用逻辑0表示低电平。表示低电平。负逻辑体制：负逻辑体制：用逻辑用逻辑0表示高电平，用逻辑表示高电平，用逻辑1表示低电平。表示低电平。正逻辑和负逻辑两种体制不牵涉逻辑电路本身的结构问正逻辑和负逻辑两种体制不牵涉逻辑电路本身的结构问题，但根据所选正负逻辑的不同，即使同一电路也具有不同题，但根据所选正负逻辑的不同，即使同一电路也具有不同的逻辑功能。的逻辑功能。2、正负逻辑的等效变换、正负逻辑的等效变换与非与非或非或非与与或或非非非非本教材无特殊说明时，一律采用正逻辑本教材无特殊说明时，一律采用正逻辑3.5.2 基本逻辑门电路的等效符号及其应用基本逻辑门电路的等效符号及其应用1、基本逻辑门电路的等效符号、基本逻辑门电路的等效符号&1ABAB图图3.5.1 与非门及其等效符号与非门及其等效符号1&ABAB图图3.5.2 或非门及其等效符号或非门及其等效符号&AB图图3.5.3 与门及其等效符号与门及其等效符号1AB1AB图图3.5.4 或门及其等效符号或门及其等效符号&AB2 2任一条线一端上的小圆圈移到另一端，其逻辑关系不变。任一条线一端上的小圆圈移到另一端，其逻辑关系不变。附：混合逻辑中逻辑符号的变换附：混合逻辑中逻辑符号的变换1 1逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。逻辑图中任一条线的两端同时加上或消去小圆圈，其逻辑关系不变。3 3一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。一端消去或加上小圆圈，同时将相应变量取反，其逻辑关系不变。2、逻辑门等效符号的应用、逻辑门等效符号的应用图图3.5.5 逻辑门其等效符号的应用逻辑门其等效符号的应用AB&CD1LAB&CD1LAB&CD&L(a)逻辑电路逻辑电路 (b)逻辑电路的等效变换逻辑电路的等效变换 (c)用与非门替代等效符号用与非门替代等效符号3、逻辑门等效符号强调低电平有效、逻辑门等效符号强调低电平有效&1ICENLALREG2控制电路控制电路图图3.5.6 数据传输控制电路数据传输控制电路G2&LALREAL&G2REL&G2LALRE(a)与非门实现与非门实现(b)或非门实现或非门实现(c)与门实现与门实现图图3.5.7 几种不同的控制电路几种不同的控制电路3.6 逻辑门电路使用中的逻辑门电路使用中的几个实际问题几个实际问题 3.6.1 3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题各种门电路之间的接口问题各种门电路之间的接口问题 3.6.2 3.6.2 门电路带负载时的接口电路门电路带负载时的接口电路门电路带负载时的接口电路门电路带负载时的接口电路 3.6.3 3.6.3 抗干扰措施抗干扰措施抗干扰措施抗干扰措施退出退出退出退出一、一、TTLTTL与与CMOSCMOS器件之间的接口问题器件之间的接口问题 两种不同类型的集成电路相互连接，驱动两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件：足够的输入电流，即要满足下列条件：驱动门的驱动门的VOH（min）负载门的负载门的VIH（min）驱动门的驱动门的VOL（max）负载门的负载门的VIL（max）驱动门的驱动门的IOH（max）负载门的负载门的IIH（总）（总）驱动门的驱动门的IOL（max）负载门的负载门的IIL（总）（总）3.6.1 各种门电路之间的接口问题各种门电路之间的接口问题VCCVDDT1T4T3T2R1R3R2 CMOS为为+5V供电时，两者的逻辑电平参数满足，供电时，两者的逻辑电平参数满足，不需另加接口电路，仅按电流大小计算出扇出数即可。不需另加接口电路，仅按电流大小计算出扇出数即可。1、CMOS门驱动门驱动TTL门门uTTL驱动驱动74HCT系列系列COMS时，时，不需另加接口电路；不需另加接口电路；uTTL驱动驱动74HC系列系列COMS时，时，低电平参数兼容，但高低电平参数兼容，但高电平参数不兼容，如电平参数不兼容，如74LS系列系列VOH（min）为为2.7 V,74HC系系列列VOH（min）为为3.5 V,可加上拉电阻解决。如图，可加上拉电阻解决。如图，VCCVDDT1T5T4T3T2R1RPR3R2D2、TTL 门驱动门驱动CMOS门门可提升至约可提升至约VDD，从而使高，从而使高电平参数也兼容电平参数也兼容也可用也可用74HCT系列系列COMS当接口电路，以省去上拉电阻当接口电路，以省去上拉电阻二、二、TTLTTL和和CMOSCMOS电路带负载时的接口问题电路带负载时的接口问题1 1对于电流较小、电平能够匹配对于电流较小、电平能够匹配的负载可以直接驱动。的负载可以直接驱动。（a a）用）用TTL门电路驱动发光二极门电路驱动发光二极管管LED，这时只要在电路中串接，这时只要在电路中串接一个约几百一个约几百W W的限流电阻即可。的限流电阻即可。（b）用用TTL门门电电路路驱驱动动5 5V低低电电流流继继电电器器，其其中中二二极极管管D作作保保护护，用以防止过电压。用以防止过电压。2 2带大电流负载带大电流负载（a a）可将同一芯片上的多个门并联作为驱动器。）可将同一芯片上的多个门并联作为驱动器。（b b）也可在门电路输出端接三极管，以提高负载能力。）也可在门电路输出端接三极管，以提高负载能力。（1 1）对于与非门及与门，）对于与非门及与门，多余输入端应接多余输入端应接高电平高电平。如。如直接接电源正端，在前级驱直接接电源正端，在前级驱动能力允许时，也可以与有动能力允许时，也可以与有用的输入端并联使用。用的输入端并联使用。（2 2）对于或非门及或门，多）对于或非门及或门，多余输入端应接余输入端应接低电平低电平，比如，比如直接接地；也可以与有用的直接接地；也可以与有用的输入端并联使用。输入端并联使用。3.6.3 抗干扰措施抗干扰措施多余输入端的处理措施多余输入端的处理措施利用半导体器件的开关特性，可以构成与门、利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、两方面都别具特色的三态门、OCOC门和传输门。门和传输门。随着集成电路技术的飞速发展，分立元件的随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。数字电路已被集成电路所取代。TTLTTL电路的优点是开关速度较高，抗干扰能力电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。较强，带负载的能力也比较强，缺点是功耗较大。CMOSCMOS电路具有制造工艺简单、功耗小、输入电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改要缺点是工作速度稍低，但随着集成工艺的不断改进，进，CMOSCMOS电路的工作速度已有了大幅度的提高。电路的工作速度已有了大幅度的提高。本节小结本节小结