(-LED显示的电压表电路设计)讲课稿.doc

( LED显示的电压表电路设计)精品文档 题 目： LED显示的电压表电路设计 专 业： 班 级： 成 绩： 收集于网络，如有侵权请联系管理员删除 目 录摘要一、序言-1二、MCS-51单片机简介-2三、总体方案设计-5四、模块电路设计与比较-6（一）数据采集模块-6（二）单片机系统数据处理模块-10（三）显示模块-13五、系统实现及理论分析-13（一）数据采集部分-13（二）数据处理部分-13六、电路调试-13（一）调试方法和过程-13（二）测试仪器-14七、发挥部分-15八、结论-15九、参考文献-16附录1数字调制概述-17附录2程序-22LED显示的电压表电路设计摘 要设计分三个模块:数据采集、数据处理和显示模块。数据信号采集采用运算放大器0P07构成电压跟随器对信号进行跟随处理，再由采样/保持器LF398对信号进行采样/保持。高电平，采样；低电平，保持。采样控制信号由集成锁相环CD4046对被测信号进行64倍频产生。具体如下：首先，正弦波信号通过过零比较器变成脉冲信号，作为CD4046的输入。其次，由二进制计数器74LS393构成64分频器。最后，经过集成锁相环CD4046的内部处理，输出信号的频率就变成了原来的64倍。数据处理以单片机8051为核心，对采集信号进行精确控制和严格计算，显示部分由4线-七段译码器/驱动器7447，NPN型三极管放大器和数码管构成。关键词电压跟随器 采样/保持器 A/D转换 锁相环电路 LED显示The circuit design of Voltmeter displayed by LEDAbstract In this design ,there are three parts: data-gathering part ,data-processing part and display part . Data signal gather is accomplished as follows: first ,the signals are follow-processed by voltage follower, and then sample/hold by sample/hold circuit: high voltage level: sample; low voltage level: hold . Sample control signal is produced by the integrated phase-locked loop multiplying the measured signal 64.The details are: firstly, sinusoidal wave becomes pluse signal by zero cross switch circuit, as the input of CD4046, 64 frequency divider is made of binary counter 74LS393 .Finally, the frequency of output signal becomes the original signals 64 times, by the inner processed on integrated CD4046.The major part of this system is 8051 single chip microcomputer . It accruately controls the gather signal and caculate the data. The display part is consisted of decoder-driver 7447, NPN type triode and LED. KeywordsAmple/hold A/D converter PLL CD4046 Display一、 序言当代计算机是微电子技术与计算机数学相结合的产物。微电子学的基本元件极其集成电路构成了计算机的硬件基础；计算机数学的计算方法与数据结构则成为计算机的软件基础。从1946年世界上第一代计算机问世到现在，计算机的发展随着电子技术的发展已经历了四代，即电子管、晶体管、集成电路及超大规模集成电路。然而其结构都是冯.诺依曼结构，即计算机的组成分为五部分：运算器、控制器、存储器、输入部分及输出部分。现在，大部分微机的运算器和控制器集成在一片大规模集成电路上，叫做微处理器，也称为中央处理单元CPU(Central Processing Unit),如286、386机等，也有的机器把存储器和CPU做在了一起。计算机的发展随着微电子技术的发展而发展，并且由于芯片的集成度的提高而使机器微型化，出现了微型计算机(Microcomputer)、单板机（Single Board Computer）、单片机（Single Chip Computer）等机型。单片机，顾名思义，即一个芯片的计算机，在这一个芯片上包括了计算机的五个组成部分：运算器、存储器、控制器、输入部分及输出部分。单片机具有功能强、体积小、成本低、功耗小等特点，使它在工业控制、只能仪器、节能技术改造、通信系统、信号处理及家用电器产品中都得到了广泛的应用。另外，单片机在很大程度上改变了传统的设计方法，以往采用模拟电路、数字电路实现的电路系统，大部分功能单元都可以通过对单片机硬件功能扩展及专用程序的开发，来实现系统提出的要求，这意味着许多电路设计问题将转化为程序设计问题。二、 MCS-51单片机简介 MCS-51是一个单片机系列产品，具有多种芯片型号。具体说，按其内部资源配置的不同，MCS-51可分为两个子系列和4种类型，如下表所示。资源配置子系列片内ROM形式片内ROM容量片内RAM容量定时器/计数器中断源无ROMEPROME2PROM51子系列80318051875189514KB128B216552子系列80328052875289528KB256B3166表1 MCS-51系列单片机分类按资源配置数量，MCS-51系列分为51和52两个子系列，其中51子系列是基本型，而52子系列则是增强型，以芯片型号的最末位数字的“1”和“2”作标志。52作为增强型子系列，由于资源数量的增加，使其芯片的功能也有所增强。例如片内ROM容量从4KB增加到8KB，片内RAM单元数从128字节增加到256字节，定时器/计数器的数目从2个增加到3个，中断源从5个增加到6个等。单片机内部程序存储器(ROM)的配置共有：不含有内部程序存储器（写为“无”或“ROM less”）、掩模型只读存储器（写为“ROM”或“Mask ROM”）、紫外线擦除可编程只读存储器（写为“EPROM”或“Otp ROM”）、电擦除可编程存储器（写为“E2PROM”或“Flash ROM”）4种类型，所对应的（51子系列）芯片名称依次为：80631、8051、8751和8951。到目前为止，尽管计算机科学和技术得到了充分的发展，但计算机的体系结构仍然没能突破有计算机的开拓者、数字家约翰.冯.诺曼最先提出来的经典体系结构框架，即一台计算机是由运算器、控制器、存储器、输入设备以及输出设备共五个基本部分组成的。微型机是这样，单片机也不例外。因此我们要从计算机五个基本组成部分的观点来理解单片机的系统结构，所不同的只是单片机是把那些作为控制应用所必需的内容，包括运算器、控制器、少量的存储器、最基本的输入/输出口电路、串行口电路、中断和定时电路等都集成在一个尺寸有限的芯片上。图1 MCS-51 单片机系统结构框图l MCS-51单片机芯片内部逻辑结构1.中央处理器（CPU）中央处理器简称CPU，是单片机的核心，完成运算和控制操作。按其功能，中央处理器包括运算器和控制器两部分电路。2.运算器电路运算电路时单片机的运算部件，用于实现算术和逻辑运算。运算电路以ALU为核心，基本的算术和逻辑运算均在其中进行，包括加、减、乘、除、增量、减量、十进制调整、比较等算术运算，与、或、异或等逻辑运算，左、右、移位和半字节交换等操作。运算和操作结果的状态由状态寄存器（PSW）保存。3.控制器电路控制电路时单片机的指挥控制部件，保证单片机各部分能自动而协调地工作。单片机执行指令是在控制电路的控制下进行的。首先从程序存储器中读出指令，送指令寄存器保存，然后送指令译码器进行译码，译码结果送定时控制逻辑电路，由定时控制逻辑产生各种定时信号和控制信号，再送到系统的各个部件去进行相应的操作。这就是执行一条指令的全过程，执行程序就是不断重复这一过程。4.内部数据存储器内部数据存储器包括RAM(128 x8)和RAM地址寄存器等。实际上80C51芯片中共有256个RAM单元，但其中后128单元被专用寄存器占用，供用户使用的只是前128单元，用于存放可读写的数据。因此，通常所说的内部数据存储器是指前128单元，简称“内部RAM”。5.内部程序存储器内部程序存储器包括ROM(4Kx8)和程序地址寄存器等。80C51共有4KB掩膜ROM，用于存放程序和原始数据。因此称之为程序存储器，简称“内部ROM”。6.定时器/计数器出于控制应用的需要，80C51共有两个16位的定时器/计数器，以实现定时或计数功能，并以其定时或计数结果对单片机进行控制。7.并行I/O口MCS-51共有4个8位的I/O口（P0、P1、P2、P3），以实现数据的并行输入输出。8.串行口MCS-51单片机有一个全双公的串行口，以实现单片机和其它数据设备之间的串行数据传送。该串行口功能较强，即可作为全双工异步通信收发器使用，也可作为同步移位器使用。9.中断控制系统MCS-51单片机的中断功能较强，以满足控制应用需要。80C51共有5个中断源，即外中断2个，定时/计数中断2个，串行中断1个。全部中断分为高级和低级共两个优先级别。10.时钟电路MCS-51芯片的内部有时钟电路，但石英晶体和微调电容需外接，时钟电路为单片机产生时钟脉冲序列，典型的晶振频率为12MHZ。11.位处理器单片机主要用于控制，需要有较强的位处理功能，因此位处理器是它的必要组成部分，在一些书中常把位处理器称为布尔处理器。位处理器以状态寄存器中的进位标志位C为累加器，可进行置位、复位、取反、等于“0”转移、等于“1”转移且清“0”以及C可寻址位之间的传送、逻辑与、逻辑或等位操作。位处理操作也是通过运算器实现的。必须特别指出，位处理器是单片机的重要内容，因为它是单片机实现控制功能的保证。12.总线上述这些部件都是通过总线连接起来，才能构成一个完整的单片机系统。总线结构减少了单片机的连线和引脚，提高了集成度和可靠性。从上述内容可以看出，虽然MCS-51只是一个芯片，但“麻雀虽小五脏俱全”，作为计算机应该具有的基本部件在单片机中几乎都包括，因此，实际上它已经是一个简单的微型计算机系统了，应当按计算机系统的概念来理解单片机。信号引脚介绍80C51是标准的40引脚双列直插式集成电路芯片。.输入/输出口线P0.0P0.7 P0口8位双向口线P1.0P1.7 P1口8位双向口线P2.0P2.7 P2口8位双向口线P3.0P3.7 P3口8位双向口线.ALE 地址锁存控制信号在系统扩展时，ALE用于控制把P0口输出的低8位地址送入锁存器锁存起来，以实现低位地址和数据的分时传送。此外由于ALE是以六分之一晶振频率的固定频率输出的正脉冲，因此可作为外部时钟或外部定时脉冲使用。图2 80C51单片机芯片引脚图.PSEN/ 外部程序存储器读选通信号在读外部ROM时PSEN/有效（地电平），以实现外部ROM单元的读操作。. 访问程序存储器控制信号当信号为低电平时，对ROM的读操作限定在外部程序存储器；而当信号为高电平时，则对ROM的读操作是从内部程序存储器开始，并可延续至外部程序存储器。.RST 复位信号当输入的复位信号延续2个机器周期以上高电平时即为有效，用以完成单片机的复位操作。.XTAL1和XTAL2 外接晶体引线端当使用芯片内部时钟时，此二引线端用于外接石英晶体和微调电容；当使用外部时钟时，用于接外部时钟脉冲信号。.Vss 地线.Vcc +5V 电源以上就是80C51单片机芯片40条引脚的定义及简单功能说明。本设计充分应用信号引脚的第二功能和并行通讯功能。三、方案设计采用89C51单片机来实现。单片机软件编程灵活、自由度大，可用软件编程实现各种算法和逻辑控制。单片机系统可用数码管显示测量值。对于电压信号采样用OP07电压跟随器和LF398数据保持器进行预处。在测量工频交流电压信号时，利用锁相环对信号倍频，所得脉冲控制89C51对电压信号的相位测量。采用以89C51为核心的单片机系统使整体结构简单，并且可以实现显示、打印、与微机通信等功能，大大提高了系统的智能化程度，同时系统所测结果的精度很高。系统总体框图如：电压信号电压跟随器保持器A/D转换过零检测电路锁相环倍频电路单片机80C51显示板图3 系统整体框图四、模块电路设计与比较(一) 数据采集模块数据采集模块包括：电压跟随电路，信号采样/保持电路，A/D转换电路。1.电压跟随电路：由OP07构成，虽然精确度不够高，但它能提高带负载能力，硬件电路简单，也不需软件控制，基本上能满足任务书上的要求，所以本设计采用了此方案。电路如图1所示：输入信号是05V交流电压信号，输出信号不变。 f(t) f(t) t t 图4 电压跟随电路2.信号采样/保持电路采用保持器LF398对电压信号进行采样/保持。在单片机P2.5口的控制下，高电平，采样；低电平，保持。输入的正弦波信号经LF398后变为抽样信号。电路如图2所示： 图5 信号采样/保持电路l 芯片介绍LF398是一种高性能单片采样/保持器。它具有很高的直流精度、很快的采样时间和低的下降速度。器件的动态性能和保持性能可通过合适的外接保持电容达到最佳。例如选择1000PF的保持电容，具有6us的采样时间，可达到12bit的精度。LF398的价格低廉。电源电压可从518V任意选择，其性能几乎无影响。采样/保持的逻辑控制可与TTL或CMOS电平接口。它可广泛地应用于高速A/D转换系统、数据采集系统和要求同步采样的领域。该器件外形采用8脚DIP封装结构。性能特点：A.具有12bit吞吐精度；B.采样时间：小于10us;C.宽带噪声：小于20uV;D.可靠的整体结构；E.输入阻抗：大于1010；F.TTL和CMOS逻辑接口。主要参数a. 输入偏流：小于50nA;b.增益：1；c.输入失调：小于7mV;d.输出阻抗：小于0.5；e.电源电压:518V;f.电源电流：4.56.5mA。b. 内部结构与引脚说明内部结构 图6 LF398内部电路结构LF398内部电路结构如图3，N1是输入缓冲放大器，N2是高输入阻抗射极输出器。逻辑控制采样/保持开关：当开关S接通时，开始采样，当开关断开时，进行保持。引脚说明引脚功能为：1、4脚：V、V，正、负电源输入端，应与地之间接入0.1uF电容；2脚：OFAD，失调电压调整端；3脚：Vi，模拟电压输入端；5脚：OUT，采样/保持输出端；6脚：HOC，采样/保持电容接入端；7脚：MREF，逻辑控制电平参考端，一般接地；8脚：MCTR，逻辑控制输入端，高电平为采样，低电平为保持。基本接法与应用下图4是LF398的基本连接图。失调电压的调整是通过与V的分压并调整1K电位器实现的。保持电容CH应选用3001000PF的高性能低漏电云母电容器。控制逻辑在高电平时为采样，在低电平时为保持。本设计采用此种连接方法。电路如图4所示：图7 LF398的基本接法1. A/D转换电路利用ADC0809完成A/D转换功能。输入的是LF398输出的抽样信号，经过ADC0809内部的量化编码，以数字信号的形式输出。数字信号的产生过程如下：假设输入的模拟信号是 V因为ADC0809是8位输出，所以将最高点的抽样信号5V平均分成28份，画出256个阶梯波。最低点用二进制代码0000，00000表示，最高点用1111，1111表示。换句话说，就是将1111，1111平均分成256份，这样每一个阶梯波对应一个二进制代码，如图5所示：（1111，1111）5V . 256 . . . . （0000，0000）0图8 模拟信号的量化编码用表示 V模拟量在图中对应的点。在图中标出点，若恰好落在阶梯波上，则这个阶梯波的编码就是V电压的编码；若落在两个阶梯波之间，则取它下方最近阶梯波的编码近似作为V电压的编码。根据求出的二进制编码，即可画出脉冲编码波形-数字信号。本设计中ADC0809与8051单片机的接口方案如图6所示ALEP0.7P0.0WR/P2.7RD/INT1/CLK REFREFD7D0 C IN7B .A .START IN0ALE OEEOCD Q/CK Q+ 8051 AD0809(+)(-)Ui图9 ADC0809与8051单片机的接口由于ADC0809片内无时钟产生电路，可利用8051提供的地址锁存允许信号ALE经D触发器二分频后获得。ADC0809具有三态数据输出，其8位数据线直接与CPU数据总线相连，地址译码线A、B、C共同接地，只选通IN0通路。将P2.7作为片选信号，在启动A/D转换时，由单片机的写信号WR/和P27控制ADC0809的地址锁存和转换启动。由于AIE和START连接在一起，因此ADC0809在锁存通道地址的同时，启动并进行A/D转换。再读取转换结果时，用弹片机的读信号RD/和P27给一级或非门形成的正脉冲作为OE信号，用以打开三态输出锁存器。由原理图可知，P27与ADC0809的ALE、START和OE之间有如下关系：可见，P2.7应设置为低电平。由硬件线路分析可知：在编写软件时应令P2.7=A15=0;给出被选择的模拟通道地址；执行一条输出指令，启动A/D转换。执行一条输入指令，读取转换结果。下图7是ADC0809的工作时序图。图10 ADC0809的工作时序图。l 芯片介绍ADC0809在同一芯片上设计了一个8位的A/D转换器和8通道模拟采样开关，因此可以直接输入8个单端的模拟信号，由于本设计只采样一路模拟信号，我选用IN0通道，所以令其它7路通道悬空。该器件的主要性能如下a.采用单+5V电源逐次逼近式A/D转换，工作时钟典型值为640KHZ，转换时间约为100us。b.分辨率为8位二进制码，总失调误差为+/-1 LSB。c.模拟量的输入电平范围为05V，不需要零点和满度调节。d.具有8通道阀锁开关控制，可以直接接入8个单端模拟量。e.数字量输出采用三态逻辑，输出符合TTL电平。f.容易与各种微机处理器连接，也可以独立工作。内部结构与引脚说明1.内部结构 ADC0809的内部结构主要包括多路模拟开关和A/D转换器两大部份。（1）多路模拟转换开关：ADC0809器件内8个标准模拟开关的输入通过引线IN0-IN7.多路开关的状态地址译码器控制，用来指定采样的输入通道。ALE是地址锁村信号，在ALE的上升沿A、B、C三个地址信号被锁入地址锁存器。地址信号所选择的通道见下表(2)A/D转换器：ADC0809采用逐次逼近转换法。该转换器包括比较器、逐次逼近寄存器（SAR）、开关树、256R网络和控制逻辑等部件。其中开关树是一个接受逐次逼近寄存器控制的开关阵，开关树中各开关状态通过接通或断开256R网络中的某些支路，从标准参考电压逐次得到对应的推测值，送往比较器的输入端与输入模拟量进行比较。三态输出锁存器用来锁存转换的结果。2.引脚说明 ADC0809为28脚双列直插式封装。1-5端：IN3-IN7,模拟通道输入端第3到第7路。6端：START，启动信号输入线，正脉冲信号。该信号的上升沿使逐次逼近寄存器复位，从下降沿开始进行A/D转换。如果正在进行转换时接到新的启动信号，则原来的转换进程被中止。本设计利用单片机的WR/,RD/, P27脚和74LS02进行逻辑耦合给START提供脉冲。7端：EOC，转换结束信号，输出线。当A/D转换结束时EOC变为高电平，并将转换结果送入三态输出锁存器。EOC可以作为A/D转换的状态信号，也可以作为对CPU的中断请求信号。ADDC ADDB ADDA选择的模拟通道0 0 0IN00 0 1IN10 1 0IN20 1 1 IN31 0 0IN41 0 1IN51 1 0IN61 1 1IN7在需要对某个量进行连续采样、转换的情况下，EOC也可以作为启动信号接到START端，但在刚加电时需要由外界电路启动一下。本设计利用它作为对CPU的中断请求信号。9端：OE，输出允许控制，输入。当OE=1时，三态输出锁存器中的数据被送上数据总线。该引线也可以接收来自CPU的读信号，使数据输入CPU。12端：REF+,参考电压的正端，一般接+5V。16端：REF-,参考电压的负端。在一般情况下，参考电压REF+与Vcc相连，REF-与GND相连。如表2 地址信号所选择的通道果需要高精度的参考电压，或者提高转换器灵敏度（输入模拟电压的范围小于5V）时，参考电压可以与Vcc隔离，并外加可调的高精度稳压电路。22端：ALE，地址信号锁存端。当地址码输入稳定后，ALE的上升沿将地址锁入寄存器。23、24、25端：ADDC、ADDB、ADDA,地址码输入端。由于本设计选用了模拟通道IN0，ADDC、ADDB、ADDA分别对应为 0、0、0，所以令23、24、25端共同接地。26-28端：IN0-IN2,模拟通道输入端第0到第2路。17、14、15、8、18、19、20、21端：D0-D7,A/D转换数据输出端。本电路令其与单片机的P0口相连。11端：Vcc,正电源输入端，一般接+5V。13端：GND，接地端。10端：CLOCK,时钟输入端，一般接入640KHZ时钟。（二）单片机系统数据处理模块包括：过零检测电路，锁相环倍频电路，数据处理转换电路。1. 过零检测电路由TL082构成同相检零器，如图8所示。当输入信号高于0 V时，输出高电平；当输入信号低于0V时，输出低电平。作用：给CD4046提供方波信号。 图11 过零检测电路2.锁相环倍频电路 为了保证信号采样的精度,要对信号进行等时间间隔采样。其间隔时间就是采样周期。从理论和理想情况来看，如认为信号频率是固定不变的，则采样周期也固定不变，但实际系统中，工频信号频率经常会发生变动，假设信号频率减小时，如仍以原频率时的理论采样间隔对信号采样，会造成信号的一图12 频率变化时的采样个周期中前一段是以理论间隔被采样（以采64个点为例），如果采满了64个点，造成信号后一部分没有被采到，如图所示。而当信号频率增大时，则一个周期采不到64个点，如图9所示。所以频率变化会引起采样失真，从而影响测量的精度。在实际中，必须保持采样间隔随信号频率的波动而发生相应的变化，即把一个周期等时间间隔采样变为等相位采样。方案一：选用单片机外部芯片、8253来实现倍频，把信号一个周期分成相等的64份，从而实现了一个周期的等相位64点采样。假设信号频率为f先用8253对信号进行测量，设测得的周期为T1，则采样周期为T2=T1/64,每隔一个采样周期，单片机给ADC0809发出脉冲，启动ADC0809进行转换。这种方法可以实现倍频，但单片机的指令会频繁启动8253进行测频、倍频、计数。这样的过程会损失单片机的一些工作时间，经计算约有200us，使得转换所需时间加长，系统工作繁忙，测量精度难以进一步提高。方案二：采用锁相环电路直接实现。用锁相环把信号的频率通过计数器进行64倍频，从而在需采集信号的一个周期中产生64个脉冲，利用此脉冲信号作为单片机的外部中断信号，快速启动ADC0809进行转换，实现高速数据采集。这种方案实施简单，而且可靠性高，简化了软件的设计。本设计采用了此种方案。电路如图10所示：图13 锁相环倍频电路74LS393作64分频器，其工作原理如下：CD4046的逻辑框图如图11所示。图14 CD4046的逻辑框图主要包括相位比较器I和II、压控振荡器VCO、线性放大及整形电路A1,令需外接阻容元件构成低通滤波器。现对基本工作过程作一简介。输入信号Vi从14脚输入后，经过A1进行放大和整形，加至相位比较器I和II的输入端。图中将开关S拨到第2脚，相位比较器I就把从第3脚输入的比较信号与输入信号Vi进行相位比较，由第2脚输出的误差电压V即反映出二者的相位差。V经过由R3、R4、C2组成的低通滤波器滤除高频之后，就得到控制电压Vd,加至VCO的输入端来调整其震荡频率，使f2迅速逼近于Nf1。VCO的输出在经除法器进行N分频后，送至相位比较器I，继续与Vi进行相位比较，最后使f2=f1 ，二者的相位差为一恒定值，实现了锁相。需要指出，由f2=f2/N=f1, 很容易推导出f2=Nf1。这表明，尽管从局部上看使用出发器完成的是N分频，但就锁相环整体而言则实现了N被频。因此，利用锁相环可以构成N被频器，N是除法器的分频系数。在本设计中N=64,则。即从CD4046的4脚输出的信号频率是14脚输入信号频率的64倍。l 芯片介绍CD4046时目前国内外最常见的集成锁相环，其同类产品为MC14046、CC4046,均属于CMOS集成电路。 CD4046的管脚功能CD4046采用DIP-16封装，各管脚功能如下：Phi1为输入信号端，PhI2为比较信号输入端。PhO1是相位比较器I的输出端，PhO2是相位比较器II输出端。PhO3为相位输出端，当环路入锁时呈高电平，环路失锁时为低电平，此端通过晶体管后去驱动发光二极管，可构成入锁状态指示电路，入锁时灯亮。VCOI、VCOO分别为压控振荡器的控制端、输出端。INH为禁止端，接高电平时禁止压控振荡器工作。DEMO是解调输出端，用于FM解调。Z为内部独立的齐纳稳压馆的负端，其稳定电压Vz=5V，在与TTL匹配时可作辅助电源。3.数据处理转换电路本设计采用ADC0809和片外6264RAM与单片机一起构成数据处理转换电路。（三）显示模块由译码器/驱动器7447，NPN型三极管和四位共阳极数码管构成。三极管的发射极作数码管的片选信号。高电平选通；7447的输出作数码管的段选信号，低电平点亮。显示值为有效值。五、系统实现及理论分析（一）数据采集部分电压信号的放大电路：由于电压信号有效值为05V，最大峰-峰值为7.07V，超过了ADC0809的量程，因而在数据保持器LF398的输出加两个稳压二极管，能够避免电压发生异常时对ADC0809造成损害，从而保证了ADC0809的正常工作。（二） 数据处理部分1. 交流电压有效值的计算分析 对交流工频信号的采集，一般是以其有效值进行计量，其计算公式为 其中T为信号周期令, ,则由于在计算机采集系统中和都是一些离散点的数值，故采用数值积分的方法，将函数分解为离散值之和，即其中余项 上式中，为采样间隔；,为每周期采样点数。理论上电压为正弦信号，但当电压发生波动时，以三次谐波影响最大，因此可以认为电压波形为基波和三次谐波之和，即设在最严重情况，令,则,AD0809采用5V满量程，因此可认为U=5V，则EN=2.310-5V,因此在每周期采集64点时，其余项部分为23uV,远小于AD0809的最低分辨率2.4mV,采集精度完全满足要求。2. 软件设计及软件流程图软件完成各部分的控制和协调。数据采集部分P2.5口控制采样保持器，P2.5口置“0”，采样保持器关闭；置“1”采样保持器打开。INT1接收锁相环倍频电路的输出信号。六、电路调试（一）调试方法和过程采用先分别调试各单元模块，调通后再进行整机调试的方法，提高调试的效率。 中断0开LF398采集A/D转换的数据数据累加第64次？求平均值数据处理显示结束关LF398启动A/D转换中断1 N Y图15软件流程图1.据采集模块的调试 将OP07的输入与函数信号发生器输出相联，用万用表测试输入、输出电压，再调节函数信号发生器的输出，用万用表测试输入、输出电压是否正确；数据保持器LF398的管脚8则用单片机的P2.5口来控制，并用示波器观察波形。调试结果显示，模块可以正常工作。2.信号频率倍增模块调试 将函数信号发生器的输出与锁相环倍频电路的输入相联，调节函数信号发生器的输出频率，用示波器观察锁相环倍频电路的输出频率。经检验，锁相环能够正常工作。3.A/D转换模块调试 因系统软件较大，不适合用来调试A/D转换模块，故编制了一简单程序进行测试，并用示波器监视几个控制信号（如片选、启动）是否正确。通过这种方法使A/D转换电路很快便能正常工作。4