AD7656中文资料教学文案.doc

AD7656中文资料

精品文档
AD7656—16位同步采样双极ADC转换器
功能：
6路独立的16位AD
6路真双极模拟量输入
引脚/软件可选择的范围：±10V，±5V
快速通过率250KSPS
指定Vcc为4.5V～5.5V
低功耗
以5V 供应250 kSPS的160 mW
宽的输入带宽: 输入频率为100kHz时信噪比为85dB
在片参考和参考缓冲器
并行和串行接口
高速串行接口
SPI/ QSPI/μWire/DSP可兼容
无流水线延迟
备用模式：最大0.5μA
64LQFP封装
应用
电力线检测系统
仪器和控制系统
多轴定位系统
一般描述
AD7656芯片包含6路16位快速、低功耗、逐步逼近ADC。元件工作电源4.5V～5.5V，具有250kSPS通过率特性。元件具有低噪音、宽带宽跟踪保持放大器，能够操作输入频率达到8MHz。
转换过程和数据采集由 CONVST 信号和一个内部振荡器控制。三个CONVST引脚允许三对ADC独立的同时采样。AD7656具有高速的并行和串行接口，可以与微处理器和DSP接口。AD7656具有菊花链特性，允许多个ADC与一个串行接口连接。元件没有流水线延迟。
AD7656在±10V范围内能提供真双极的输入信号。AD7656包含一个2.5V内部参考电压，也能采用一个外部考电压，如果VREF引脚供应一个3V外部叁考电压, ADC能供给真双极±12V模拟量输入范围。参照这±12V输入范围，需要给VDD 和VSS提供±12V电压。
产品特点
1 6路16位250kSPS ADC
2 6路真双极高阻抗模拟量输入
3 具有一个并行和一个高速串行接口。

引脚功能描述
REFCAPA,REFCAPB,REFCAPC
这些引脚连接去耦电容器，为每对ADC去耦叁考缓冲器。
V1-V6
1-6路模拟量输入引脚，有6个单结束模拟量输入。这些通道模拟量输入范围由RENGE引脚决定。
AGND
模拟地。为在AD7656上的所有模拟电路的地叁考点。所有的模拟输入信号和任何的外部叁考信号应该参考这个AGND电压。所有的11个AGND引脚应该被连接到AGND的系统平面。AGND和DGND电压理想上应该是电压相等，压差必须不能超过0.3V，而且不能有瞬时成分。
DVCC
数字电源。正常为5V。DVCC和AVCC电压理想上应该是电压相等，压差必须不能超过0.3V，而且不能有瞬时成分。该引脚应对地去耦。
VDRIVE
逻辑电源供给输入。在这个引脚电压值决定接口的操作电压，通常与主机接口电压相同，该引脚应对地去耦。
DGND
数字地。为在AD7656上的所有数字电路的地叁考点。所有的模拟输入信号和任何的外部叁考信号应该参考这个AGND电压。两个DGND引脚应该被连接到DGND的系统平面。DGND和AGND电压理想上应该是电压相等，压差必须不能超过0.3V,而且不能有瞬时成分。
AVCC
模拟电源。正常为4.5～5V。只供给ADC核心的电压。AVCC和DVCC电压理想上应该是电压相等，压差必须不能超过0.3V，而且不能有瞬时成分。该引脚应对地去耦。
CONVSTA,B,C
转换启动输入。逻辑输入。这些输入用于ADC对启动转换。CONVSTA用来启动在V1和V2上的同时转换。 CONVSTB用来启动在V3和V4上的同时转换。CONVSTC用来启动在V5和V6上的同时转换。当CONVSTX从低到高转变的时候，跟踪保持转换在所选的ADC对上从跟踪到保持，转换启动。

片选。低有效，这个输入控制数据传送。在并行方式下当和为低电平时输出总线被使能，转换结果输出到并行数据总线上。在并行方式下当和为低电平时，DB15～DB8向在片控制寄存器写数据。在串行方式下用于控制串行读传送。

读数据引脚。在并行方式下当和为低电平时输出总线被使能。
/REF EN/

写数据/参考使能/禁止。当/S SEL 引脚为高电平，和为低电平时，DB15～DB8被用作向内部控制寄存器写数据。当/S SEL 引脚为低电平时这个引脚决定内部参考是否可用。当/S SEL=0，REF-EN/=0内部参考禁止，一个外部参考应提供给这个引脚。当/S SEL=0，REF-EN/=1内部参考被使能。
BUSY
忙输出引脚。当转换开始时处于高电平，一直到转换结束，转换数据锁在输出数据寄存器里为止。
REFIN/REFOUT
参考输入/输出引脚。在片参考用外部参考时这个引脚才有用。二选一，内部参考禁止，一个外部参考应提供给这个引脚。看参考部分。
SER/
串行/并行选择输入引脚。当低电平时，并行接口被选择。当高电平时，串行接口被选择。在串行方式DB[10:8]具有SDATA[C:A]串行数据输出功能，DB[0:2]具有它们的DOUT数据输出选择功能。DB7具有DCEN菊花链选择功能。
DB[0]/SEL A
数据位[0]/选择数据输 A。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，这个引脚具有选择数据输出SELA功能，用于构成串行接口。如果这个引脚为1，串行接口带一/二/三个DOUT输出引脚，使DOUTA作为一个串行输出引脚使能，当工作在串行方式时这个引脚应始终为1。
DB[1]/SEL B
数据位[1]/选择数据输出B。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，这个引脚具有选择数据输出SELB功能，用于构成串行接口。如果这个引脚为1，串行接口带二/三个DOUT输出引脚，使能DOUTB作为一个串行数据输出引脚。如果这个引脚为0，DOUTB不能作为串行数据输出引脚，并且只有一个数据输出引脚被应用。
DB[2]/SEL C
数据位[2]/选择数据输出C。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，这个引脚具有选择数据输出SELC功能，用于构成串行接口。如果这个引脚为1，串行接口带三个DOUT输出引脚，使能DOUTC作为一个串行数据输出引脚。如果这个引脚为0，DOUTC不能作为串行数据输出引脚。
DB[3]/DCIN C
数据位[3]/菊花链输入C。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，并且DCEN=1,这个引脚作为菊花链输入DCINC。
DB[4]/DCIN B
数据位[4]/菊花链输入B。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，并且DCEN=1,这个引脚作为菊花链输入DCINB。
DB[5]/DCIN A
数据位[5]/菊花链输入A。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，并且DCEN=1,这个引脚作为菊花链输入DCINA。
DB[6]/SCLK
数据位[6]/串行时钟。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，这个引脚具有SCLK输入功能，为串行传送获得读串行时钟。
DB[7]/HBEN
/DCEN
数据位[7]/高字节使能/菊花莲使能。当工作在并行字方式时（SER/=0，W/=1），这个引脚作为数据位7输出引脚。当工作在并行字节方式时（SER/=0，W/=0），这个引脚具有HBEN功能。当在这种方式下HBEN引脚为1。数据MSB将从DB[15:8]输出。当HBEN引脚为0， 数据LSB将从DB[15:8]输出。当工作在串行方式（SER/=1），这个引脚具有DCEN功能。当DCEN引脚为1，元件工作在菊花链方式，且DB[5:3]具有DCIN[A:C]功能.
DB[8]/DOUT A
数据位[8]/串行数据输出A线。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，SEL A=1时，这个引脚具有DOUT A功能。
DB[9]/DOUT B
数据位[9]/串行数据输出B线。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，SEL B=1时，这个引脚具有DOUT B功能。这使串行接口具有两条串行数据输出线。
DB[10]/DOUT C
数据位[10]/串行数据输出C线。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，SEL C=1时，这个引脚具有DOUT C功能。这使串行接口具有三条串行数据输出线。
DB[11]/DGND
数据位[11]/数字地。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，这个引脚接数字地DGND。
DB[12:13],[15]
数据位[12:15]。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当和为0时这些引脚输出转换结果，当和为0时，这些引脚向控制寄存器写。当SER/=1，这些引脚接数字地DGND。
DB[14]/REFBUF-EN/
数据位[14]/数字地。当SER/=0，这个引脚作为一个三态并行数据输出引脚。当SER/=1，这个引脚用于控制内部参考缓冲器是否使能或禁止。
RESET
复位信号输入。当给一个逻辑1信号，使AD7656复位，任何一个电流转换都被中止，内部寄存器被都置0。若不用，这个引脚应接0，在硬件方式下，依靠硬件选择引脚逻辑电平配置AD7656。当工作在软件方式，电源升高后选择在内部寄存器默认设置需要一个复位脉冲。
RANGE
模拟量输入范围选择。逻辑输入。这个引脚的极性将决定模拟量输入通道有什么范围。当在BUSY下降沿这个引脚为逻辑1时，接下来的转换范围是±2×VREF。当在BUSY下降沿这个引脚为逻辑0时，接下来的转换范围是±4×VREF。
VDD
正电源供给电压。这是给模拟量输入部分供应的正电源。
VSS
负电源供给电压。这是给模拟量输入部分供应的负电源。

等待方式输入。这个引脚用于将所有6个ADC置于等待方式。当=1，芯片正常工作，当=0，芯片等待操作。
/S SEL
硬件/软件选择输入。逻辑输入。当SER/=0，/S SEL=0，AD7656工作在硬件选择方式，ADC对同时采样由引脚选择。当SER/=0，/S SEL=1，ADC对同时采样由写到控制寄存器选择。
/B
字/字节输入。当/B=0，数据能够从16位并行数据线DB[15:0]传送。当/B=1，字节方式使能，在这种方式数据从数据线DB[15:8]传送。DB[7]具有HBEN功能。要获得16位转换结果需要读两个字节。

术语
积分非线性
这是从一条直线横传过ADC传递函数终点的最大的偏差。传递函数终点是零刻度时，1/2LSB点低于最初代码转换，是满刻度时，1/2LSB点超出最后代码转换。
差分非线性
这是一个在ADC转换中任何两个邻近代码的LSB转换的测量值与理论值差。
双极零代码误差
这是中间刻度转换和理想VIN电压，也就是AGND-1LSB的偏差。
正满量程误差
这是在双极零代码误差调整后，最后代码（011…110）到（011…111）转换与理论值（+4×VREF，+2×VREF）间偏差。
负满量程误差
这是在双极零代码误差调整后，最初代码（100…000）到（100…001）转换与理论值（也就是-4×VREF，-2×VREF）间偏差。
采样保持采集时间
采样保持放大器在转换结束后返回到跟踪方式。采样保持采集时间是在±1LSB内，转换结束后，采样保持放大器达到最后有效值的输出必需的时间。看采样保持部分有更多细节。
信噪比
这是在ADC输出信号噪声的测量比。信号是基本均方根振幅。噪声是所有非基本信号的总数，等于1/2采样频率（fs/2,排除dc）。变比取决于在数字化过程中量化电平的数量；越多电平，越少量化噪声。一个理想的N位变换器理论信噪比由公式 信噪比=（6.02N+1.76）dB 给出。所以对一个16位转换器，信噪比等于98dB 。
总谐波失真
THD是谐波和均方根与基波的比。对于AD7680，被定义成 THD(dB)=20log 这里V是基本均方根振幅，V2、V3、V4、V5和V6是二次到六次谐波均方根振幅。
峰值谐波或寄生噪声
峰值谐波或寄生噪声被定义为在 ADC 输出光谱 (等于 fS/2, 排除dc) 下一个最大的成份均方根值与基本均方根的比。正常地，这个规约的值由光谱的最大谐波决定, 在ADC转换中，要不是谐波在噪音地中被隐藏,它将会是一个噪声尖峰。
互调失真
在两个频率fa和fb由正弦波组成的输入，和非线性的任何有效的器件将会产生失真，在总数和不同频率的产品 mfa ± nfb ， m,n=0,1,2,3。 互调失真术语是那些为m和n都不等于零。 举例来说，第二个命令术语包括(fa+fb)和(fa-fb), 而第三命令术语包括(2fa+fb),(2fa-fb),(fa+2fb)和( fa-2fb)。
AD7680 被测试使用CCIF标准，在输入带宽的最高结束附近的两个输入频率被使用。在这情况，第二个命令的术语通常与固有的正弦波频率被隔开, 而第三命令术语通常是在一个接近输入频率的频率。结果,第一、第三命令术语分开的被叙述。互调失真的计算是依照THD 规格，它是对在分贝中个别失真产品总数的均方根与被表达的基本原则总数的均方根振幅的比。
转换器详述
AD7656是一个高速、低功耗转换器，转换器允许六路在片ADC同时采样。AD7656模拟量输入可以获得真双极输入信号，RANGE引脚/RNG位被用作在±4×VREF和±2×VREF之间选择作为接下来转换的输入范围。
AD7656包含6路SAR ADC转换，六个采样保持放大器，在片2.5V参考，参考缓冲器，高速并行和串行接口。当所有三个CONVST信号连在一起，AD7656允许所有六路ADC同时采样。两者择一地，六路ADC被分成三对。每对ADC有一个相关CONVST信号用于启动每对ADC同时采样，四个ADC或者所有六个ADC。CONVSTA用于启动V1和V2上的同时采样。CONVSTB用于启动V3和V4上的同时采样。CONVSTC用于启动V5和V6上的同时采样。
向CONVSTX输入的脉冲启动AD7656转换。在CONVSTX的上升沿选择ADC的采样保持将处于保持方式，转换开始，CONVSTX上升沿之后BUSY信号将为高电平说明转换正在进行。元件的转换时钟内部产生，从CONVSTX上升沿AD7656转换时间是3μs。BUSY信号将返回低电平表示转换结束。在BUSY下降沿track-and-hold返回跟踪方式。通过并行或串行接口从输出寄存器读出数据。
Track-and-Hold 部分
AD7656采样保持放大器允许ADC正确将一个整刻度振幅的输入正弦波转换成16位分辨率。track-and-hold放大器输入带宽比ADC Nyquist 比率大，甚至当AD7656操作在最大通过率时。AD7656能够控制输入频率到8MHz.
AD7656的track-and-hold放大器采集输入信号15位准确率不超过500ns时间。在CONVSTX上升沿track-and-hold放大器同时采样它们各自的输入。track-and-hold采样时间(也就是外部CONVSTX信号实际进入保持状态的延迟时间)是典型的20ns。通过在一个器件上的所有6路track-and-hold，也可以是从一个器件到另一个器件，这是很好的匹配。这允许六个以上的ADC同时采样。由BUSY下降沿和它的track-and-hold返回跟踪模式和获得时间开始的这点信号通知转换结束。
模拟量输入部分
AD7656能够控制真双极输入电压。在RANGE引脚逻辑电平或控制寄存器RNGX位写入有效值将决定AD7656接下来转换的模拟量输入范围。当RANGE引脚/RNGX位为1，AD7656接下来转换的模拟量输入范围是±2×VREF，当RANGE引脚/RNGX位为0，AD7656接下来转换的模拟量输入范围是±4×VREF。
图3（11页）给出AD7656模拟量输入结构的等效电路图。两个二极管D1和D2，为模拟量输入提供ESD静电放电保护。注意确保模拟量输入信号不要超过VDD和VSS界限，超过TBDmV电压。这将使这些二极管变成正向偏移并将电流传入底层。元件里二极管没有造成破坏的最大传导电流是10mA。图3电容C1典型值是5pF并且归于引脚主要电容。电阻R1是一个由开关（track-and-hold开关）电阻组成量。这个电阻典型值25Ω。电容C2是ADC采样电容典型值是25pF。
ADC传送功能
AD7656输出编码是两个补码。设计好的编码转换产生在不间断的整数LSB值，也就是1 LSB,2 LSBs。LSB比例是FSR/65536。AD7656理想的传送特性如图4（13页）所示:
LSB比例由模拟量输入范围选择。
表4 每一个模拟量输入范围LSB比例
输入范围
满量程范围/65536
LSB SIZE
±10V
20V/65536
0.303mV
±5V
10V/65536
0.152mV
参考部分
VREF引脚即能给自己提供2.5V参考电压，也可以有一个外部参考源给AD7656转换器。AD7656能供给一个2.5V到3V的外部参考范围。当用外部参考内部参考需要禁止。给一个复位后AD7656默认为工作在外部参考方式。内部参考方式通过硬件和软件方式使能。用硬件方式使能内部参考，需/S SEL=0和REF-EN/=1，用软件方式使能内部参考，需/S SEL=1，并且写控制寄存器需要寄存器DB1为1。
AD7656有三对芯片参考缓冲器。三对ADC每一个都有一个相关缓冲器。这些缓冲器需要外部去耦电容，加在DCAPA，DCAPB和DCAPC引脚。
接口部分
AD7656提供两个接口选项，一个并行接口和一个高速串行接口。通过SER/引脚选择需要的接口方式。并行接口可以工作在字（W/=1）和字节（W/=0）方式，接口方式在接下来部分详述。
并行接口（SER/=0）
AD7656包含6个16位ADC。所有6个ADC转换能执行同时采样，这可由将三个CONVST引脚CONVSTA,CONVSTB,CONVDTC连接在一起执行。CONVSTX上升沿在所选的ADC上启动同时转换。AD7656包含一个在片振荡器用于执行转换。转换时间tconv=3μs。BUSY信号变成低电平指出转换结束。BUSY信号下降沿用于将track-and-hold置于跟踪方式。AD7656也允许三对ADC各自同时转换，通过向三个CONVST引脚分别输入脉冲。CONVSTA用于启动V1和V2上的同时采样。CONVSTB用于启动V3和V4上的同时采样。CONVSTC用于启动V5和V6上的同时采样。同时采样ADC的结果存贮在输出寄存器里。
在标准的和信号（W/=0）数据可以通过16位并行数据总线读出。为了读并行总线上的数据，SER/应接低电平。和输入信号内部选通使能将转换结果送到数据总线。当和为逻辑低时数据线DB0—DB15离开高阻状态。信号可以低电平固定不变， 信号可以用于存取转换结果。
当BUSY信号变为低一个读操作发生。读操作必须的数量将依靠ADC同时采样数量。看图5（13页），如果CONVSTA和CONVSTB同时为低，从V1、V2、V3、V4获得转换结果需要四个读操作。在上升的命令转换结果将输出。
如果只有8位数据总线可用，AD7656接口可以被设定在字节方式（/B=1）操作。这种操作DB7/HBEN/DCEN引脚具有HBEN功能。AD7656转换结果通过两个读操作存取，每一个读操作由DB15—DB8提供8位数据。看图6（14页），HBED引脚决定16位转换结果首先读操作存取是高字节还是低字节。总是先从DB15—DB8存取低字节，HBEN引脚应改接低电平。在字节方式，当三个CONVST引脚共同输入脉冲启动同时转换六个ADC，需要12个读操作读回6个16位转换结果。
AD7656在转换过程中允许读选项。例如，向CONVSTA引脚输入脉冲，一个同时转换在V1和V2上发生。处理器将从AD7656接下来读转换结果。在读操作过程中，BUSY信号变为低后，向CONVST引脚输入脉冲，促进启动同时转换。仍然取得转换后从AD7656读获得指定性能。
ADC软件选择
/S SEL引脚决定同时采样ADC的组合源，当/S SEL=0，同时采样通道的组合由CONVSTA、CONVSTB、CONVSTC引脚决定。当/S SEL=1，同时采样通道的组合由控制寄存器DB15—DB8内容决定。在这种方式给控制寄存器写是必要的。
控制寄存器是一个8位只写寄存器，用、引脚和DB15—DB8数据引脚将数据写到这个寄存器。看图7（14页），控制寄存器示于表5。选择一对ADC去同时采样，在写操作过程中将相应的数据线置高。
AD7656控制寄存器允许每对ADC规划各自的范围。控制寄存器里的DB12—DB10用于规划每对ADC范围。AD7656允许用户选择±4×VREF或±2×VREF作为模拟量输入范围。RNGA用于为在V1和V2上的接下来的转换选择范围。RNGB用于为在V3和V4上的接下来的转换选择范围。RNGC用于为在V5和V6上的接下来的转换选择范围。当RNGX位为1，相应的模拟量对输入范围是±2×VREF。当RNGX位为0，相应的模拟量对输入范围是±4×VREF。
REFEN引脚用于禁止内部参考，允许用户用给AD7656提供一个外部参考，当一个0写入这位时，在片参考被禁止。当一个1写入这位时，在片参考使能。
REF BUF位用于禁止内部参考缓冲器。当这个位为1时，内部参考缓冲器被禁止。
给一个复位后，AD7656控制寄存器所有位为零。
通过控制寄存器CONVSTA信号用于启动在所选择的通道组合上的同时转换。当工作在软件方式CONVSTB和CONVSTC信号为低，/S SEL=1。所需读脉冲数量由控制寄存器里所选的ADC和是否是字还是字节操作决定。转换结果在上升命令输出。
在写操作中数据总线位DB15—DB8是双向的，当为高电平，、为低电平时，数据总线位DB15—DB8变成向控制寄存器输入。当变为逻辑高，DB15—DB8逻辑状态被锁在控制寄存器里。
改变模拟量输入范围（/S SEL=0）
AD7656 RANGE引脚允许用户选择±2×VREF或±4×VREF作为六个模拟量输入模拟量范围。当/S SEL引脚为低状态，在BUSY信号下降沿RANGE引脚被采样，决定接下来转换范围。当RANGE引脚在BUSY信号下降沿为逻辑高时下一个转换范围是±2×VREF。当RANGE引脚在BUSY信号下降沿为逻辑低时下一个转换范围是±4×VREF。
改变模拟量输入范围（/S SEL=1）
当/S SEL引脚为高，范围由写控制寄存器改变。控制寄存器的DB12—DB10位用于选择接下来的转换模拟量输入范围。每对模拟量输入都有一个相关的范围位，允许在每对ADC上规划各自范围。当RNGX位是1，接下来的转换范围是±2×VREF。当RNGX位是0，接下来的转换范围是±4×VREF。
串行接口（SER/=1）
通过向一个、两个、或三个CONVSTX输入脉冲信号，AD7656将在CONVSTX上升沿同时转换所选的通道对。用在片平衡振荡器执行所选的ADC同时转换。CONVSTX上升沿结束后BUSY信号变为高指示转换开始。当转换完成3μs后它将返回低电平。输出寄存器将装载新的转换结果，数据被从AD7656读出。为了从AD7656读回数据，串行接口SER/=1。和SCLK信号用于从AD7656传送数据。AD7656有三个DOUT数据输出引脚，DOUTA、DOUTB、DOUTC。用一条、两条或三条数据线可以把数据从AD7656读出来。图8（15页）给出6个同时转换并用三条数据总线依次读出图。在图8，32个SCLK时钟转换用于从AD7656存取数据，用信号，分别被设计两个16个SCLK也能在三条DOUT数据输出线。当工作在串行方式转换数据被计时输出到三个数据上，DB0—DB2应该被置为高。这三个引脚用于分别对DOUTA—DOUTC数据线使能。
如果需要两个数据输出线去时钟转换数据输出，那么应该使用DOUTA和DOUTB，再次使能DOUTA和DOUTB，DB0和DB1应被置高，DB2应被置低。当执行六个同时转换而只用两个DOUT数据输出线时，应用一个48个SCLK转换从AD7656存取数据。只用两个DOUT数据输出线的六个ADC同时转换读顺序图示于图9。如果产生六个同时转换而只用两个DOUT数据输出线从AD7656读结果，DOUTA将从V1、V2、V5按时序输出结果。而DOUTB将从V3、V4、V6时序输出结果。
数据也可以用一个DOUT数据输出线按时序输出，既然这样，DOUTA应该被用作存取转换数据。设置AD7656工作在这种方式，那么DB0应该被置高，DB1、DB2应该被置低。仅用一条数据输出线的缺点是通过量速度减小。96个SCLK时钟转换、被设计三个独立的32个SCLK时钟转换或被设计六个16个独立的SCLK时钟转换用于从AD7656存取数据。
串行读操作
图10（16页）给出串行方式从AD7656读数据的时序图。SCLK输入信号给串行接口提供时钟源。信号变为低去从AD7656存取数据。下降沿使总线离开三态，时序输出16位转换结果的MSB。MSB转换结果从在下降沿后第一个SCK下降沿有效。接下来的15个数据位转换结果在SCLK信号时序输出。在SCLK下降沿的数据有效。必需提供给AD7656 16个时钟脉冲去存取每个转换结果。图10给出一个32 SCLK读被用来存取转换结果。
菊花链方式（DCEN=1, SER/=1）
当用三个或两个DOUT引脚从AD7656读回转换数据时，可以用DCEN引脚将AD7656设置成工作在菊花链方式。菊花链特点是允许多个AD7656器件层叠一起。这个特点对减少组成数量和写关系很有用。一个两个器件连接在一起的例子示于图11（17页），这个设计给出用两个DOUT数据输出线，用一个共有的CONVST信号实现12个模拟输入的同时采样。在菊花链方式，DB5、DB4和DB3数据引脚被用于作为数据输入引脚DCIN[A:C]。
CONVST上升沿被用于启动一个在AD7656的转换。BUSY信号变为低后指示转换完成，用户可以从两个器件上开始读数据。图12给出以菊花链方式操作两个AD7656器件的时序图。
下降沿被用作设计从AD7656串行传送，使总线方式离开三态并时序输出MSB开始转换的结果。例子中给出12个ADC通道被同时采样。在这个例子中两个DOUT线被用于读转换结果。设计一个96个SCLK传送。在开始的48个SCLK转换数据从器件#2向器件#1传送。器件2的DOUTA向器件#1的DCINA里传送从V1、V2、V5转换过来的数据。器件#2的DOUTB向器件#1的DCINB里传送从V3、V4、V6转换过来的数据。在开始的48个SCLK器件#1向数字主机传送数据，器件#1的DOUTA传送从V1、V2、V5转换过来的数据，器件#1的DOUTB传送从V3、V4、V6转换过来的数据。在后边的48个SCLK器件#2将时序输出零，在开始的48个SCLK器件#1从器件#2时序移动数据给数字主机。这个例子也可以被设计3×32个独立的SCLK或被设计6×16个独立的SCLK时钟转换用于执行传送，在传送过程中让DCEN保持高电平。图13（18页）给出两个AD7656设置成菊花链方式但操作用三条DOUT数据输出线的时序图。再次假设一个所有12个输入同时采样产生。在读操作过程中设计一个64个SCLK传送。在开始的这个传送的32个SCLK中，从器件#1转换的结果被时序输入数字主机，并且从器件#2转换的结果时序输入到器件#1。在后面的传递的32个SCLK中，从器件#2转换来的结果时序从器件#1输出输入到数字主机。器件#2将时序输出0。
备用/部分电源下降操作方式
每对ADC可以被独立的处于部分电源下降，通过在BUSY下降沿之前使CONVSTX信号置低。为了使ADC对电源重新返回正常，那么使CONVSTX信号置高告诉ADC对升高电源将track-and-hold置跟踪方式。在部分电压降低方式，参考缓冲器将保持升高电源。当一个ADC对在部分低电压方式，在其他ADC对转换仍能产生。
AD7656有一个备用方式，由此器件能被放于低电流消耗方式（0.5uA max）。通过使位为低电平，AD7656被置于备用状态。通过使为高，AD7656能够重新升高电源为正常操作。意思是当AD7656在备用状态用户仍能继续存取转换结果。当工作在低流通率，通过AD7656这个备用特点可以被用作减少平均电能损耗。当BUSY信号下降为低在每个转换结束时AD7656能够被置于等待状态并在下一个转换前，再次除去备用。AD7656从备用状态出来所用的时间被称作“唤醒”时间。“唤醒”时间将限制最大流通率，在这种情况下，当转换之间电源降低，AD7656能够工作。
收集于网络，如有侵权请联系管理员删除