protel技术大全初学者必看范本.doc

PROTEL技术大全-初学者必看！1.原理图常见错误：（1）ERC报告管脚没有接入信号：a.创建封装时给管脚定义了I/O属性；b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；c.创建元件时pin方向反向，必须非pinname端连线。（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。（3）创建的工程文献网络表只能部分调入pcb：生成netlist时没有选择为global。（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.2.PCB中常见错误：（1）网络载入时报告NODE没有找到：a.原理图中的元件使用了pcb库中没有的封装；b.原理图中的元件使用了pcb库中名称不一致的封装；c.原理图中的元件使用了pcb库中pinnumber不一致的封装。如三极管：sch中pinnumber为e,b,c,而pcb中为1，2，3。（2）打印时总是不能打印到一页纸上：a.创建pcb库时没有在原点；b.多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符，缩小pcb,然后移动字符到边界内。（3）DRC报告网络被提成几个部分：表达这个网络没有连通，看报告文献，使用选择CONNECTEDCOPPER查找。此外提醒朋友尽量使用WIN2023,减少蓝屏的机会；多几次导出文献，做成新的DDB文献，减少文献尺寸和PROTEL僵死的机会。假如作较复杂得设计，尽量不要使用自动布线。 在PCB设计中，布线是完毕产品设计的重要环节，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对规定比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，涉及走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线途径优化，它可以根据需要断开已布的线。并试着重新再布线，以改善总体效果。对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完毕了导通孔的作用，还省出许多布线通道使布线过程完毕得更加方便，更加流畅，更为完善，PCB板的设计过程是一个复杂而又简朴的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才干得到其中的真谛。1电源、地线的解决既使在整个PCB板中的布线完毕得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的因素，现只对减少式克制噪音作以表述：众所周知的是在电源、地线之间加上去耦电容。尽量加宽电源、地线宽度，最佳是地线比电源线宽，它们的关系是：地线电源线信号线，通常信号线宽为：0.20.3mm,最经细宽度可达0.050.07mm,电源线为1.22.5mm对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用(模拟电路的地不能这样使用)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。2、数字电路与模拟电路的共地解决现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽也许远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行解决数、模共地的问题，而在板内部数字地和模拟地事实上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。3、信号线布在电（地）层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会导致浪费也会给生产增长一定的工作量，成本也相应增长了，为解决这个矛盾，可以考虑在电（地）层上进行布线。一方面应考虑用电源层，另一方面才是地层。由于最佳是保存地层的完整性。4、大面积导体中连接腿的解决在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的解决需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：焊接需要大功率加热器。容易导致虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heatshield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过度散热而产生虚焊点的也许性大大减少。多层板的接电（地）层腿的解决相同。5、布线中网络系统的作用在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增长，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的规定，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。6、设计规则检查（DRC）布线设计完毕后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产规定。电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否尚有能让地线加宽的地方。对于关键的信号线是否采用了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。模拟电路和数字电路部分，是否有各自独立的地线。后加在PCB中的图形（如图标、注标）是否会导致信号短路。对一些不抱负的线形进行修改。在PCB上是否加有工艺线？阻焊是否符合生产工艺的规定，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。多层板中的电源地层的外框边沿是否缩小，如电源地层的铜箔露出板外容易导致短路。概述本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和互相检查。2、设计流程PCB的设计流程分为网表输入、规则设立、元器件布局、布线、检查、复查、输出六个环节.2.1网表输入网表输入有两种方法，一种是使用PowerLogic的OLEPowerPCBConnection功能，选择SendNetlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少犯错的也许。另一种方法是直接在PowerPCB中装载网表，选择File-Import，将原理图生成的网表输入进来。2.2规则设立假如在原理图设计阶段就已经把PCB的设计规则设立好的话，就不用再进行设立这些规则了，由于1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文献网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.2.PCB中常见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin number 为e,b,c, 而pcb中为1，2，3。（2）打印时总是不能打印到一页纸上： a. 创建pcb库时没有在原点； b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符， 缩小pcb, 然后移动字符到边界内。 （3）DRC报告网络被提成几个部分： 表达这个网络没有连通，看报告文献，使用选择CONNECTED COPPER查找。 此外提醒朋友尽量使用WIN2023, 减少蓝屏的机会；多几次导出文献，做成新的DDB文献，减少文献尺寸和PROTEL僵死的机会。假如作较复杂得设计，尽量不要使用自动布线。 在PCB设计中，布线是完毕产品设计的重要环节，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对规定比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 涉及走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线途径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改善总体效果。对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完毕了导通孔的作用， 还省出许多布线通道使布线过程完毕得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简朴的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才干得到其中的真谛。1 电源、地线的解决既使在整个PCB板中的布线完毕得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的因素， 现只对减少式克制噪音作以表述：众所周知的是在电源、地线之间加上去耦电容。尽量加宽电源、地线宽度，最佳是地线比电源线宽，它们的关系是：地线电源线信号线，通常信号线宽为：0.20.3mm,最经细宽度可达0.050.07mm,电源线为1.22.5 mm对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。2、数字电路与模拟电路的共地解决现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽也许远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行解决数、模共地的问题，而在板内部数字地和模拟地事实上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。3、信号线布在电（地）层上在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会导致浪费也会给生产增长一定的工作量，成本也相应增长了，为解决这个矛盾，可以考虑在电（地）层上进行布线。一方面应考虑用电源层，另一方面才是地层。由于最佳是保存地层的完整性。4、大面积导体中连接腿的解决在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的解决需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：焊接需要大功率加热器。容易导致虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过度散热而产生虚焊点的也许性大大减少。多层板的接电（地）层腿的解决相同。5、布线中网络系统的作用在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增长，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的规定，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。6、设计规则检查（DRC）布线设计完毕后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产规定。电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否尚有能让地线加宽的地方。对于关键的信号线是否采用了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。模拟电路和数字电路部分，是否有各自独立的地线。后加在PCB中的图形（如图标、注标）是否会导致信号短路。对一些不抱负的线形进行修改。在PCB上是否加有工艺线？阻焊是否符合生产工艺的规定，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。多层板中的电源地层的外框边沿是否缩小，如电源地层的铜箔露出板外容易导致短路。概述本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和互相检查。2、设计流程PCB的设计流程分为网表输入、规则设立、元器件布局、布线、检查、复查、输出六个环节.2.1 网表输入 网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少犯错的也许。另一种方法是直接在PowerPCB中装载网表，选择File-Import，将原理图生成的网表输入进来。2.2 规则设立假如在原理图设计阶段就已经把PCB的设计规则设立好的话，就不用再进行设立这些规则了，由于(D2-D1)过孔的寄生电容会给电路导致的重要影响是延长了信号的上升时间，减少了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，假如使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大体是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是假如走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。三、过孔的寄生电感同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的奉献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简朴地计算一个过孔近似的寄生电感：L=5.08hln(4h/d)+1其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050ln(4x0.050/0.010)+1=1.015nH。假如信号的上升时间是1ns，那么其等效阻抗大小为：XL=L/T10-90=3.19。这样的阻抗在有高频电流的通过已经不可以被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增长。四、高速PCB中的过孔设计通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简朴的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。2、上面讨论的两个公式可以得出，使用较薄的PCB板有助于减小过孔的两种寄生参数。3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，由于它们会导致电感的增长。同时电源和地的引线要尽也许粗，以减少阻抗。5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，也许会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。问：从WORD文献中拷贝出来的符号，为什么不可以在PROTEL中正常显示复：请问你是在SCH环境,还是在PCB环境,在PCB环境是有一些特殊字符不能显示,由于那时保存字.问：net名与port同名，pcb中可否连接答复：可以,PROTEL可以多种方式生成网络,当你在在层次图中以port-port时,每张线路图可以用相同的NET名,它们不会因网络名是同样而连接.但请不要使用电源端口,由于那是全局的.问：:请问在PROTEL99SE中导入PADS文献，为什么焊盘属性改了复：这多是由于两种软件和每种版本之间的差异导致，通常做一下手工体调整就可以了。问：请问杨大虾：为什么通过软件把powerlogic的原理图转化成protel后，在protel中无法进行属性修改，只要一修改，要不不现实，要不就是全显示属性？谢谢！复：如全显示，可以做一个全局性编辑，只显示希望的部分。问：请教铺銅的原则？复：铺銅一般应当在你的安全间距的2倍以上.这是LAYOUT的常规知识.问：请问PotelDXP在自动布局方面有无改善?导入封装时能否根据原理图的布局自动排开?复：PCB布局与原理图布局没有一定的内在必然联系，故此，PotelDXP在自动布局时不会根据原理图的布局自动排开。（根据子图建立的元件类，可以帮助PCB布局依据原理图的连接）。问：请问信号完整性分析的资料在什么地方购买复：Protel软件配有具体的信号完整性分析手册。问：为什么铺铜，文献哪么大？有何方法？复：铺铜数据量大可以理解。但假如是过大，也许是您的设立不太科学。问：有什么办法让原理图的图形符号可以缩放吗？复：不可以。问：PROTEL仿真可进行原理性论证，如有具体模型可以得到好的结果复：PROTEL仿真完全兼容Spice模型，可以从器件厂商处获得免费Spice模型，进行仿真。PROTEL也提供建模方法，具有专业仿真知识，可建立有效的模型。问：99SE中如何加入汉字，假如汉化后好象少了不少东西！3-2814:17:0但的确少了不少功能！复：也许是汉化的版本不对。问：如何制作一个孔为2*4MM外径为6MM的焊盘?复：在机械层标注方孔尺寸。与制版商沟通具体规定。问：我知道，但是在内电层如何把电源和地与内电层连接。没有网络表，假如有网络表就没有问题了复：运用from-to类生成网络连接问：还想请教一下99se中椭圆型焊盘如何制作？放置连续焊盘的方法不可取，线路板厂家不乐意。可否在下一版中加入这个设立项？复：在建库元件时，可以运用非焊盘的图素形成所要的焊盘形状。在进行PCB设计时使其具有相同网络属性。我们可以向Protel公司建议。问：如何免费获取以前的原理图库和pcb库复：那你可以的WWW.PROTEL.COM下载问：刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字,专家回答先写字,再覆铜,然后册除字,可是本人试了一下,删除字后,空的没有,被覆铜覆盖了,请问专家是否搞错了,你能不能试一下复：字必须用PROTEL99SE提供的放置中文的办法，然后将中文（英文）字解除元件，（由于那是一个元件）将安全间距设立成1MIL，再覆铜，然后移动覆铜，程序会询问是否重新覆铜，回答NO。问：画原理图时，如何元件的引脚顺序？复：原理图建库时，有强大的检查功能，可以检查序号，反复，缺漏等。也可以使用阵列排放的功能，一次性放置规律性的引脚。问：protel99se6自动布线后，在集成块的引脚附近会出现杂乱的走线，像毛刺一般，有时甚至是三角形的走线，需要进行大量手工修正，这种问题怎么避免？复：合理设立元件网格，再次优化走线。问：用PROTEL画图，反复修改后，发现文献体积非常大（虚肿），导出后再导入就小了许多。为什么？有其他办法为文献瘦身吗？复：其实那时由于PROTEL的铺铜是线条组成的因素导致的，因知识产权问题，不能使用PADS里的“灌水”功能，但它有它的好处，就是可以自动删除“死铜”。致与文献大，你用WINZIP压缩一下就很小。不会影响你的文献发送。问：请问：在同一条导线上，如何让它不同部分宽度不同样，并且显得连续美观？谢谢！复：不能自动完毕，可以运用编辑技巧实现。liaohm问：如何将一段圆弧进行几等分？fanglin163答复：运用常规的几何知识嘛。EDA只是工具。问：protel里用的HDL是普通的VHDL复：ProtelPLD不是，ProtelFPGA是。问：补泪滴后再铺铜，有时铺出来的网格会残缺，怎么办？复：那是由于你在补泪滴时设立了热隔离带因素，你只需要注意安全间距与热隔离带方式。也可以用修补的办法。问：可不可以做不对称焊盘？拖动布线时相连的线保持本来的角度一起拖动？复：可以做不对称焊盘。拖动布线时相连的线不能直接保持本来的角度一起拖动。问：请问当Protel发挥到及至时，是否能达成高端EDA软件同样的效果复：视设计而定。问：ProtelDXP的自动布线效果是否可以达成原ACCEL的水平？复：有过之而无不及。问：protel的pld功能好象不支持流行的HDL语言？复：ProtelPLD使用的Cupl语言，也是一种HDL语言。下一版本可以直接用VHDL语言输入。问：PCB里面的3D功能对硬件有何规定？复：需要支持OpenGL.问：如何将一块实物硬制版的布线快速、原封不动地做到电脑之中？复：最快的办法就是扫描，然后用BMP2PCB程序转换成胶片文献，然后再修改，但你的PCB精度必须在0.2MM以上。BMP2PCB程序可在21IC上下载，你的线路板必须用沙纸打的非常光亮才干成功。问：直接画PCB板时，如何为一个电路接点定义网络名？复：在Net编辑对话框中设立。问：怎么让做的资料中有孔径显示或符号标志，同allego同样复：在输出中有选项，可以产生钻孔记录及各种孔径符号。问：自动布线的锁定功能不好用，系统有的会重布，不知道怎么回事？复：最新的版本无此类问题。问：如何实现多个原器件的整体翻转复：一次选中所要翻转的元件。问：我用的p99版加入汉字就死机,是什么因素?复：应是D版所致。问：powpcb的文献如何用PROTEL打开？复：先新建一PCB文献，然后使用导入功能达成。问：如何从PROTEL99中导入GERBER文献复：Protelpcb只能导入自己的Gerber,而Protel的CAM可以导入其它格式的Gerber.问：如何把布好PCB走线的细线条部分地改为粗线条复：双击修改+全局编辑。注意匹配条件。修改规则使之适应新线宽。问：如何修改一个集成电路封装内的焊盘尺寸?若全局修改的话应如何设立?复：所有选定，进行全局编辑问：如何修改一个集成电路封装内的焊盘尺寸?复：在库中修改一个集成电路封装内的焊盘尺寸大家都知道，在PCB板上也可以修改。（先在元件属性中解锁）。问：能否在做PCB时对元件符号的某些部分加以修改或删除？复：在元件属性中去掉元件锁定，就可在PCB中编辑元件，并且不会影响库中元件。问：该焊盘为地线，包地之后，该焊盘与地所连线如何设立宽度复：包地前设立与焊盘的连接方式问：为什么99se存储时要改为工程项目的格式？复：便于文献管理。问：如何去掉PCB上元件的如电阻阻值，电容大小等等，要一个个去掉吗，有没有快捷方法复：使用全局编辑，同一层所有隐藏问：能告诉将要推出的新版本的PROTEL的名称吗？简朴介绍一下有哪些新功能？protel手动布线的推挤能力太弱！复：ProtelDXP，在仿真和布线方面会有大的提高。问：如何把敷铜区中的分离的小块敷铜除去复：在敷铜时选择去除死铜问：VDD和GND都用焊盘连到哪儿了，怎么看不到呀复：打开网络标号显示。问：在PCB中有画弧线?在画完直线,接着直接可以画弧线具体如DOS版弧线模式那样!能实现吗?能的话,如何设立?复：可以，使用shift+空格可以切换布线形式问：protel99se9层次图的总图用editexportspread生成电子表格的时候，却没有生成各分图纸里面的元件及相应标号、封装等。假如想用电子表格的方式一次性修改所有图纸的封装，再更新原理图，该怎么作？复：点中相应的选项即可。问：protel99se6的PCB通过specctrainterface导出到specctra10.1里面，发现那些没有网络标号的焊盘都不见了，结果specctra就从那些实际有焊盘的地方走线，布得一塌糊涂，这种情况如何避免？复：凡涉及到两种软件的导入/导出，多数需要人工做一些调整。问：在打开内电层时，放置元件和过孔等时，仿佛和内电层短接在一起了，是否对的复：内电层显示出的效果与实际的缚铜效果相反，所以是对的的问：protel的执行速度太慢，太耗内存了，这是为什么？而如allegro那么大的系统，执行起来却很流畅！复：最新的Protel软件已不是完毕一个简朴的PCB设计，而是系统设计，涉及文献管理、3D分析等。只要PIII,128M以上内存，Protel亦可运营如飞。问：如何自动布线中加盲，埋孔？复：设立自动布线规则时允许添加盲孔和埋孔问：3D的功能对硬件有什么规定？谢谢，我的好象不行复：请把金山词霸关掉问：补泪滴可以一个一个加吗？复：当然可以问：请问在PROTEL99SE中倒入PADS文献，为什么焊盘属性改了，复：这类问题，一般都需要手工做调整，如修改属性等。问：protell99se能否打开orcad格式的档案，如不能以后是否会考虑添加这一功能？复：现在可以打开。问：在99SEPCB板中加入汉字没发加，但汉化后SE少了不少东西！复：也许是安装的文献与配置不对的。问：SE在菜单汉化后，在哪儿启动3D功能？复：您说的是View3D接口吗，请在系统菜单（左边大箭头下）启动。问：请问如何画内孔不是圆形的焊盘？复：不行。问：在PCB中有几种走线模式?我的计算机只有两种,通过空格来切换复：Shift空格问：请问：对于某些也许有较大电流的线，假如我希望线上不涂绿油，以便我在其上上锡，以增大电流。我该怎么设计？谢谢！复：可以简朴地在阻焊层放置您想要的上锡的形状。问：如何连续画弧线,用画园的方法每个弯画个园吗?复：不用，直接用圆弧画。问：如何锁定一条布线？复：先选中这个网络，然后在属性里改。问：随着每次修改的次数越来越多，protel文献也越来越大，请问怎么可以让他文献尺寸变小呢？复：在系统菜单中有数据库工具。（Fiel菜单左边的大箭头下）。wangjinfeng问：请问PROTEL中画PCB板如何设立采用总线方式布线？高英凯答复：Shift空格。问：如何运用protel的PLD功能编写GAL16V8程序？复：运用protel的PLD功能编写GAL16V8程序比较简朴，直接使用CuplDHL硬件描述语言就可以编程了。帮助里有实例。Stepbystep.问：我用99se6布一块4层板子，布了一个小时又二十分钟布到99.6，但再过来11小时多以后却只布到99.9！不得已让它停止了复：对剩下的几个Net，做一下手工预布，剩下的再自动，可达成100的布通。问：在pcb多层电路板设计中，如何设立内电层？前提是完全手工布局和布线。复：有专门的菜单设立。问：protelPCB图可否输出其它文献格式,如HyperLynx的?它的帮助文献中说可以,但是在菜单中却没有这个选项复：现在Protel自带有PCB信号分析功能。问：请问pcb里不同的net,最后怎么让他们连在一起？复：最佳不要这么做，应当先改原理图，按规矩来，别人接手容易些。问：自动布线前如何把先布的线锁定？一个一个选么？复：99SE中的锁定预布线功能很好，不用一个一个地选，只要在自动布线设立中点一个勾就可以了。问：PSPICE的功能有没有改变复：在Protel即将推出的新版本中，仿真功能会有大的提高。问：如何使用Protel99se的PLD仿真功能？复：一方面要有仿真输入文献(.si)，另一方面在configure中要选择AbsoluteABS选项，编译成功后，可仿真。看仿真输出文献。问：protel.ddb历史记录如和删复：先删除至回收战，然后清空回收站。问：自动布线为什么会修改事先已布的线并且把它们认为没有布过重新布了而设立我也对的了?复：把先布的线锁定。应当就可以了。问：布线后有的线在视觉上明显太差，PROTEL这样布线有他的道理吗（电气上）复：仅仅通过自动布线，任何一个布线器的结果都不会太美观。问：可以在焊盘属性中修改焊盘的X和Y的尺寸复：可以。问：protel99se后有没推出新的版本？复：即将推出。该版本耗时2年多，无论在功能、规模上都与Protel99SE,有极大的奔腾。问：99se的3d功能能更增进些吗？仿佛只能从正面看！其外形能自己做吗？复：3D图形可以用Ctrl+上，下，左，右键翻转一定的角度。但是用处不大，显卡要好才行。问：有没有设方孔的好办法？除了在机械层上画。复：可以，在MultiLayer上设立。问：一个问题:填充时,假设布线规则中间距为20mil,但我有些器件规定100mil间距,如何才干自动填充?复：可以在design-rules-clearanceconstraint里加问：在protel中能否用orcad原理图复：需要将orcad原理图生成protel支持的网表文献,再由protel打开即可.问：请问多层电路板是否可以用自动布线复：可以的，跟双面板同样的，设立好就行了。一、印刷线路元件布局结构设计讨论一台性能优良的仪器，除选择高质量的元器件，合理的电路外，印刷线路板的元件布局和电气连线方向的对的结构设计是决定仪器能否可靠工作的一个关键问题，对同一种元件和参数的电路，由于元件布局设计和电气连线方向的不同会产生不同的结果，其结果也许存在很大的差异。因而，必须把如何对的设计印刷线路板元件布局的结构和对的选择布线方向及整体仪器的工艺结构三方面联合起来考虑，合理的工艺结构，既可消除因布线不妥而产生的噪声干扰，同时便于生产中的安装、调试与检修等。下面我们针对上述问题进行讨论，由于优良“结构”没有一个严格的“定义”和“模式”，因而下面讨论，只起抛砖引玉的作用，仅供参考。每一种仪器的结构必须根据具体规定（电气性能、整机结构安装及面板布局等规定），采用相应的结构设计方案，并对几种可行设计方案进行比较和反复修改。印刷板电源、地总线的布线结构选择-系统结构：模拟电路和数字电路在元件布局图的设计和布线方法上有许多相同和不同之处。模拟电路中，由于放大器的存在，由布线产生的极小噪声电压，都会引起输出信号的严重失真，在数字电路中，TTL噪声容限为0.4V0.6V,CMOS噪声容限为Vcc的0.30.45倍,故数字电路具有较强的抗干扰的能力。良好的电源和地总线方式的合理选择是仪器可靠工作的重要保证，相称多的干扰源是通过电源和地总线产生的，其中地线引起的噪声干扰最大。二、印刷电路板图设计的基本原则规定印刷电路板的设计，从拟定板的尺寸大小开始，印刷电路板的尺寸因受机箱外壳大小限制，以能恰好安放入外壳内为宜，另一方面，应考虑印刷电路板与外接元器件（重要是电位器、插口或此外印刷电路板）的连接方式。印刷电路板与外接元件一般是通过塑料导线或金属隔离线进行连接。但有时也设计成插座形式。即：在设备内安装一个插入式印刷电路板要留出充当插口的接触位置。对于安装在印刷电路板上的较大的元件，要加金属附件固定，以提高耐振、耐冲击性能。布线图设计的基本方法一方面需要对所选用元件器及各种插座的规格、尺寸、面积等有完全的了解；对各部件的位置安排作合理的、仔细的考虑，重要是从电磁场兼容性、抗干扰的角度，走线短，交叉少，电源，地的途径及去耦等方面考虑。各部件位置定出后，就是各部件的连线，按照电路图连接有关引脚，完毕的方法有多种，印刷线路图的设计有计算机辅助设计与手工设计方法两种。最原始的是