单板信号质量测试规范.pdf

文件编号文件版本VI.10共54页信号质量测试规范第1页，共54页本规范修改记录:修订版本修订日期修订内容修改人A12005-5-31对A0版本进行优化：1、统一文档排版风格。修改第一版中部分描述和 定义不是很清楚的地方。删除某些不实用的测 试方法，简化部分“测试示例”内容。2、原4.2节用统一的表格方式表示，增加回勾、振荡、建立保持时间等内容，并补充产生原因、解决建议等内容。合并原“7.1.4合格标准”和“7.1.3测试方法”，并增加“测试点”和“注意事项”内容；3、增加“4.5测试点选择”内容，增加“5.3信 号质量测试结果分析注意事项”，增加第8节“测试系统接地说明、第9节“信号质量测 试checklist”。把参考资料放到最后一节；4、在第6节每项测试方法中详细定义测试操作方 法，以求测试结果一致性；邓兴昌A02004-7-10新拟制起草人第2页，共54页目录1 弓I言.62 适用范围.63 信号质量测试概述.63.1 信号完整性.63.2 信号质量.74 信号质量测试条件.124.1 单板/系统工作条件：.124.2 信号质量测试人员要求：.124.3 示波器选择与使用要求：.124.4 探头选择与使用要求.134.5 测试点的选择.145 信号质量测试通用标准.145.1 信号电平简述：.145.2 合格标准.155.3 信号质量测试结果分析注意事项.176 信号质量测试方法.196.1 电源信号质量测试.196.1.1 简述.196.1.3 测试方法.196.2 时钟信号质量测试.266.2.1 简述.266.2.2 测试方法.266.2.3 测试指标与合格标准.266.2.4 注意事项.286.3 复位信号质量测试.29第3页，共54页6.3.1 简述.296.3.3 测试项目与合格标准.296.3.4 注意事项.316.3.5 测试示例.316.4 数据、地址信号质量测试.336.4.1 简述.336.4.2 测试方法.336.4.3 测试项目.346.5 差分信号质量测试.366.5.1 简述.366.5.2 测试项目.366.5.4 合格标准.386.5.5 注意事项.416.5.6 测试示例.416.6 串行信号质量测试.436.6.1 概述.436.6.2 测试项目.446.6.3 测试方法.456.6.4 合格标准.467 信号质量测试CHECKLIST.498 测试系统接地说明.519 引用标准和参考资料.54第4页，共54页信号质量测试规范关键词：信号完整性、测试摘 要：本规范详细说明了单板信号质量测试的方法。其中包括各类信号波形参数的定义，进行信 号质量测试的条件，覆盖范围，合格标准，信号分类，各类信号波形参数的指标，测试点 的选择以及测试结果分析重点。缩略语清单：SISignal Integrity信号完整性TTLTransistor-Transistor Logic晶体管一晶体管逻辑CMOSComplementary Metal Oxide Semicondutor互补金属氧化物半导体LVTTLLow Voltage TTL低电压TTLLVCMOSLow Voltage CMOS低电压CM0 SECLEmitter Coupled Logic发射极耦合逻辑PECLPseudo/Positive Emitter Coupled Logic伪发射极耦合逻辑LVDSLow Voltage Differential Signaling低电压差分信号GTLGunning Transceiver Logic射电收发逻辑HSTLHigh-Speed Transceiver Logic高速收发器逻辑eHSTLEnhanced High-Speed Transceiver Logic增强高速收发器逻辑dHSTLDifferential HSTL差分HSTLSSTLStub Series-terminated Logic线脚系列终端逻辑SPISerial Peripheral Interface串行外围接口I2CInter Integrated Circuit Bus内部集成电路总线USBUniversal Serial Bus通用串行总线第5页，共54页1引言信号质量测试规范是为了规范和指导硬件调试、硬件测试以及 生产测试时信号 质量测试方法及手段，在总结长期实际工作经验的基础上制定的。由于某些原因的限制，本规范难免会存在着一些细漏。我们实际使用、遵循规范的过程,也是一个检验和完善规范的过程。希望大家能积极的提出宝贵意见及见解，以保持该规范的 的可操作性，推动我司规范性文档的建设进程。2适用范围本规范作为研发、中试进行信号质量测试的共同标准。本规范适用于*产品中所有数字信号的调试、测试过程。测试时应覆盖各个功能模块，包括电源、时钟、复位电路、CPU最小系统、外部接口(E1、网口、串口等等)、逻辑芯片(CPLD/FPGA)、专用电路等等。模拟电路由于其信号的连续变化性，不能直接应用本规范，可择情参考。本文档不包括的内容：非信号质量测试内容。例如不适用于部分硬件接口指标测试，系 统硬件规格测试、环境测试、EMC测试、安规测试、防护测试、振动测试等。3信号质量测试概述3.1信号完整性现在的高速数字系统的时钟频率可能高达数百兆Hz,其快斜率瞬变和极高的工作频率，以及很大的电路密集度，必将使得系统表现出与低速设计截然不同的行为，出现了信号完整 性问题。破坏了信号完整性将直接导致信号失真、定时错误，以及产生不正确数据、地址和 控制信号，从而造成系统误工作甚至导致系统崩溃。因此，信号完整性问题已经越来越引起 高速数字电路设计人员的关注。如果电路中信号能够以要求的时序、持续时间和电压幅度到达IC,则该电路具有较好的 信号完整性。反之，当信号不能正常响应时，就出现了信号完整性问题。SI(Signal Integrity)解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑 上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。第6页，共54页3.2信号质量常见的信号质量问题表现在下面几个方面:1）过冲类型正过冲负过冲图例二二广.Positive OvershootNegative Overshoot危害1、闩锁损伤器件（Vcc/Vdd），对器件冲击造成器件损坏；2、形成干扰源，对其它器件造成串 扰。1、闩锁损伤器件（Vee/GND）,对器件冲击造成器件损坏；2、管脚上的负电压可能使器件PN 衬底（寄生二极管）前向偏置，流过的大电流大于1安时，熔断 键丝产生开路。产生原因1、其它相邻信号串扰；2、器件驱动能力太强；3、没有匹配或者匹配不当。解决建议1、PCB布线避开干扰源和耦合路径；2、增加电阻匹配，参考做法是始端串电阻或者末端并阻抗（电阻），减 少过冲。备注闩锁：关于闩锁的概念可以参考数字电路这一类教材。现在由于厂家工 艺改进，闩锁问题基本上可以得到规避。但是长时间的信号过冲会使得器件 失效率增加（尤其是负过冲）。2）毛刺（噪声）类型正向毛刺负向毛刺第7页，共54页图例TTJLPositive导4危害容易造成控制信号控制错误或时钟信号相位发生错误：1）数据线上的毛刺如果被采样到，可能造成判断结果错误；2）边沿触发的器件中，时钟线上的毛刺可能会使得采样到多余的数据（相当于多了一拍时钟）。产生原因1）PCB走线串扰（例如数据线和时钟线并行走线较长，信号线放置在晶 振等干扰源附近）；2）外界干扰，如地线噪声等；3）逻辑出现竞争、冒险；解决建议1）控制器件布局和PCB走线，信号远离干扰源；2）添加去耦电容或输出滤波等。滤波器件尽量靠近信号管脚；3）逻辑设计中添加冗余项，或者采用同步逻辑设计，避免竞争冒险；备注1）毛刺脉冲带来的问题多发生在器件替代后出现问题；2）如果负向毛刺时始终落在高电平判决门限以上，那么没有什么影响（因 为始终会被判断为高电平）；如果正向毛刺始终落在低电平判决门限 以下，那么没有什么影响（因为始终会被判断为低电平）。第8页，共54页2）对于电源信号，上电边沿的回勾可能导致系统死机，需要结合复位信 号判断是否可以接受；3）数据信号由于一般是在数据的中间采样，回勾的影响不是很大（除非 速率很高,建立保持时间12ns,这时需要考虑回勾对数据的影响）。产生原因匹配不当，信号放射回来形成回勾解决建议增加合适的匹配。一般来讲，对于单端信号，单板内信号可以加33欧电 阻始端匹配，板间信号加200欧电阻匹配较合适。备注如上面毛刺项的说明，如果回勾始终落在高电平判决门限以上（或者始终 落在低电平判决门限以下），那么没有什么影响，因为会被判断为高电平（或低电平）3）信号边沿缓慢类型上升沿缓慢下降沿缓慢图例Rise TimeFall Time危害上升、下降沿缓慢发生在数据信号线上（串口信号线，HW信号线等）时，会造成数据采样错误。产生原因驱动能力不够，或者负载过大（例如链路阻抗太大）解决建议1）提高驱动能力；2）减小负载。备注由于驱动不足或者负载过大，信号边沿缓慢常常伴随着信号幅度较低现象4）振荡（回冲/振铃）振铃第9页，共54页图例表现：多次跨越电平临界值。又称 为回冲。处于Vh附近的回冲称为 正向回冲，处于Vl附近的回冲称 为负向回冲缺点（危害）产生原因解决建议表现：经过多次反复才回归正常电平。又称为振铃。类似于多次过冲。且跨越电平临界 在高低电平之间是一种不确定的状 值后，在高低电平之间是一种不确态（有可能被判断为0,也可能被 定的状态。I判断为1）。匹配不当（例如匹配阻抗过大、过小）。更改为合适的匹配电阻/阻抗。5）建立、保持时间（Setup time&Hold time）建立保持时间是一个时序的概念。通常把单板的数字信号分为控制信号、时钟信号、地 址信号、数据信号等，时序关系就是这些信号间的相互关系。判断时序关系主要有两个指标:建立时间和保持时间。如下图，建立时间就是指在触发器的采样信号（这个采样信号通常是指时钟）有效之前,数据已经稳定不变的时间；而保持时间是指采样信号有效之后数据保持稳定不变的时间。类型 建立时间 保持时间缺点（危害）建立时间不够，读到的数据会是一保持时间不够，读写数据处理过程产生原因个不稳定的数据，可能会采样错误中同样可能读写到错误数据设计时没有考虑清楚，设计出错。或者没有考虑到设计容限范围，在某第10页，共54页些异常情况下（例如温度变化使得器件参数漂移）建立、保持时间不够。解决建议1、设计时把时钟从FPGA/CPLD中引出，在设计裕度不够时可以调节；2、对于时钟边沿采样信号，尽量使得采样时钟边沿在数据的中间，这 样尽管器件参数漂移，设计上还是有较大的裕度。备注1、在某些特殊情况下，建立时间和保持时间的值可以为零；2、有时芯片资料给出的参数不对，按照手册要求设计反而出错（这在 自己开发ASIC的情况下可能会发生。商用芯片一般不存在此类问 题）。4）产生信号质量问题的其它原因：串扰串扰表现为在一根信号线上有信号通过时，在PCB板上与之相邻的信号线上 就会感应出相关的信号，我们称之为串扰。窜扰的表现形式通常是毛刺。信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟 信号更容易产生串扰。因此解串扰的方法是移开发生串扰的信号或屏蔽被严重干 扰的信号。电磁辐射EMI（Electro-Magnetic Interference）即电磁干扰，产生的问题包含过量的 电磁辐射及对电磁辐射的敏感性两方面。EMI表现为当数字系统加电运行时，会 对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作。它产生的主 要原因是电路工作频率太高以及布局布线不合理。目前已有进行EMI仿真的软件 工具，但EMI仿真器都很昂贵，仿真参数和边界条件设置又很困难，这将直接影 响仿真结果的准确性和实用性。最通常的做法是将控制EMI的各项设计规则应用 在设计的每一环节，实现在设计各环节上的规则驱动和控制。第11页，共54页4信号质量测试条件测量时请尽量满足下面的测试条件，否则测试结果可能会不正 确，且测试结果会因人而异，不利于对测试对象的评估！4.1 单板/系统工作条件：单板信号质量测试须满足以下条件：1）单板/系统工作在室温条件；2）单板/系统可靠接地。接地内容参考第8节“测试系统接地说明”；3）单板/系统上电正常工作1小时后测试；4）单板/系统尽量工作在满负荷条件下。如果测试项目有轻载、满载限制要求，则轻载、满载条件下都要测试；5）单板电源稳定在额定电压5%的范围内。4.2 信号质量测试人员要求：1）熟悉逻辑电平的基本知识，熟练掌握示波器的使用方法；2）对被测单板的原理电路有深刻认识，对信号分类有清楚认识，了解板上器件的工作 速度和工作电平。4.3 示波器选择与使用要求：1）测量前保证测试仪器（仪表）和被测单板或系统共地。如果不共地，地线浮空，可 能会得到错误的测试结果。接地内容参考第8节“测试系统接地说明”；2）测量前需要校准仪器；3）为确保测试数据的精度，应尽量采用高输入阻抗、小电容值、高带宽的有源探头和 高带宽的示波器；第12页，共54页4）示波器的带宽：描述了示波器固有的上升时间（即时延）。探头和示波器的带宽要 超过信号带宽的35倍以上；5）示波器的采样速率：表示为样点数每秒（S/s）,指数字示波器对信号采样的频率。为了准确再现信号，根据香农（Shannon）定律，示波器的采样速率至少需为信号最 高频率成分的2倍；6）量程应尽量小，波形尽量展开，以方便观察波形变化的细节，并准确测量其幅值；7）测量信号边沿时，应选用合适的边沿触发；8）高档示波器都具有毛刺捕捉模式，可以用于捕捉毛刺；9）Tek示波器提供了InstaVu功能，用于发现信号异常，数据信号眼图异常及高电平低 电平毛刺，测量眼图，毛刺、纹波等瞬间变化的波形；4.4探头选择与使用要求1）不允许在探头还连接着被测试电路时插拔探头；2）有源探头和差分探头、电流探头等是很昂贵的设备，注意保护。插拔探头时必须先 关示波器。无源探头一般没有硬性规定，但是出于可靠考虑，建议所有探头都不能 热拔插，拔插任何探头时都必须先关闭示波器；3）探头地线只能接电路板上的地线，不可以搭接在电路板的正、负电源端。否则，可 能会造成电路板器件损坏，甚至会烧坏探头的小夹子和探头本身；4）探头电容越小，它对电路的负载就越小，测试结果就更精确。选用时请根据情况仔 细考虑；5）探头是有测量幅度的，不要用于测大信号，以免造成探头损坏。例如：信号幅度超 过 40V时，用有源探头P6245和P6243测量会造成探头的损坏；6）差分探头能够测量的差分电压范围是有限的。例如，差分探头P6247,其上的开关打 在9 10档位时，能测的差分电压范围是8.5V,打在+1档位时只有土850mV。差分 信号峰峰值超过850mV时（比如测公司常用的平衡线传输信号5V）,要注意选用+10档，否则会因输入过大而使显示的波形发生错误；第13页，共54页7）使用电流探头需先校准。每测试一个信号都需要校准一次;8）使用时，探针尽量垂直于测试表面。但不可用力按压，以免探针受损；4.5测试点的选择1）一般只测试单板接收到的信号，不测试发送的信号；2）信号质量测试点要求在信号在末端测量（根据当前信号流向决定测试点）。尽量在 芯片的输入管脚上测量，或者尽量靠近输入管脚；3）很多信号在单板上会经过多级匹配、驱动，对此类输入信号的测试点应选在匹配之 后，芯片输入端。建议各级驱动芯片的输入端都测量；4）对于同一个信号在不同的拓朴点上的情况（例如星形拓扑），其信号质量差异很大,故一般要求所有输入点的信号质量必须进行测试；5）测试信号应就近接地，越近越好，以减少接地环路面积；注选择测试点，还有一些非通用原则，参考第6节信号质量测试方法里详细说明。5信号质量测试通用标准本规范针对绝大多数情况拟定，不做大而全的考虑，因此可能并没有包括某些特殊信号。另外有些指标需要在研发实践中进一步修定！5.1 信号电平简述:信号质量涉及到的几个概念：波形周期 对于重复性的波形，相邻两个重复波形间的间隔时间，定义为波形周期，其倒数为波形频率。波形宽度 波形电压上升到波形幅度的50%起到波形电压下降到波形幅度的50%止的时间。第14页，共54页上升时间 波形电压从波形幅度的10%上升到90%所需要的时间。下降时间 波形电压从波形幅度的90%下降到10%所需要的时间。占空比 指波形宽度占周期的比例，例如方波的占空比为50%。高电平 为一个阀值，当信号电平超过此值时，会被认为为高，也就是1,在应用中，有输入输出之分。低电平 为一个阀值，当信号电平低过此值时，会被认为为低，也就是0,在应用中也有输入输出之分。输入高电平 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平(Vjh)高于VIH时，则认为输入电平为高电平。输入低电平 保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平(VnJ 低于VIL时，则认为输入电平为低电平。输出高电平 保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为(VOh)高电平时的电平值都必须大于此VOH。输出低电平 保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为(Vol)低电平时的电平值都必须小于此VOL。阀值电平 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转作时的(VT)电平。它是一个界于VIL、VIH之间的电压值。对于CMOS电路的阈值电平，基本上是二分之一的电源电压值。但要保证稳定的输出，则必 须要求输入高电平VIH,输入低电平 Vih Vt Vil Vol。5.2 合格标准表1.电平信号高低电平合格标准(单位V)信号类型vccVOHVIHVTVILVOLTTL、ABT52.421.50.80.4LVTTL LVT、LVC、ALVC LV3.32.421.50.80.4第15页，共54页表2.过冲毛刺合格标准（单位V）CMOS54.43.52.50.50.5LVCM0S3.3/2.52.4/2.02.0/1.71.5/1.20.8/0.70.2/0.2LVDS1.4752.41.200.925CML1.5/1.81.5/1.81.91.61.31.0/1.3ECL/LVECL0-0.88-1.24-1.3-1.36-1.72PECL54.23.93.73.523.05LVPECL3.32.422.062.001.941.58GTL1.20.90.80.750.4GTL+1.51.110.950.4ETL52.41.61.51.40.4BTL（低电平为IV）2.11.61.551.471.1HSTLI、II 11.51.30.850.750.650.4HSTL-IIK IV1.51.310.90.80.4SSTL 2-1 II 22.52.31.431.251.070.2SSTL 3-1 II3.33.11.71.51.30.21在HSTL标准中，根据输出缓冲特性的不同，HSTL被分为四种类型。其中第1、3、4类为并行终端负载，第2 类为串行终端负载。另外根据EIA/JESD8-6的规定，HSTL-lk HSTL-川和HSTL-IV的Vt是可选的，Vt的变化会 影响Vih和Vil；2 SSTL标准专门针对高速内存（特别是SDRAM）接口。目前存在两种SSTL的标准。SSTL_3是3.3V标准，SSTL_2 是2.5V标准。针对这两个标准，JEDEC（Joint Electron Device Engineering Council,电子元件工业联合会。是由生产厂 商们制定的国际性协议，主要为计算机内存制定标准）根据输出缓冲器的特点定义出多个不同的等级，常见的有I级 和II级。小结从上表中可以看出:信号类型正向过冲负向过冲正向回冲负向回冲正向毛刺负向毛刺实测VIH要求实测VIL要求PECL 0.23.87 3.523.873.87 3.52TTL12.4 0.82.43 0.6LVTTL(3V)12.4 0.82.42.8 0.6CMOS13.5 1.5 1.53.51GTL+0.41.2 0.31.21.4 0.4GTL 0.30.95 0.250.951.15 通用时钟信号规范（满足第5节信号质量测试通用标准的前提下）表3.通用时钟信号规范信号类型 占空比 上升单调性 下降单调性抖动特性第26页，共54页 77M时钟信号质量（满足表3的前提下）PECL如无特殊要 求（例如因为 时序配合关 系需要调节 占空比），建 议：40%60%；必须单调必须单调对于存在指标规 定的信号，应满 足指标；没有指 标规定或者无法 明确界定的情况 下，应满足可靠 性要求TTL必须单调必须单调LVTTL(3V)必须单调必须单调CMOS必须单调必须单调GTL+必须单调必须单调CML必须单调必须单调表4.77M时钟信号质量信号类型上升时间下降时间TTL 2.5ns 2.5nsLVTTL(3V)2.5ns 2.5nsCMOS 2.5ns 2.5nsGTL+2.5ns 38M时钟信号质量（满足表3的前提下）表5.38M时钟信号质量信号类型上升时间下降时间TTL 4ns 4nsLVTTL(3V)4ns 4nsCMOS 4ns 4nsGTL+4ns 19M时钟信号质量（满足表3的前提下）表6.19M时钟信号质量信号类型上升时间下降时间TTL 4ns 4nsLVTTL(3V)4ns 4nsCMOS 4ns2.5us3.2usOKt2100ns960nsOKt3Ons900nsOKt4100ns2usOKt5100ns900nsOK第35页，共54页6.5 差分信号质量测试6.5.1 简述所谓差分信号，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的 差值来判断逻辑状态“o”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分 信号和普通的单端信号走线相比，最明显的优势体现在以下二个方面：1.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共 模噪声可以被完全抵消；2.能有效抑制EML同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少；3.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上 的误差，同时也更适合于低幅度信号的电路。目前流行的LVDS就是指这种小振幅差分信号技术,其它电平比如ECL/PECL/LVPECL 和RS-422/485也都是差分输入输出。6.5.2 测试项目1）发射器电参数。测试电发射器的各项特性，包括差分幅度、上升和下降时间、波 形过冲、输出/输入偏置电压（LVDS）；2）接收器电参数。测试最大输入电压和灵敏度；3）眼图测试：上升、下降时间、周期、脉冲过冲及振荡。6.5.3 测试方法1）差分信号的模拟带宽取决于信号的边沿时间，不等于信号的比特速率，一般都比 信号的比特速率高的多，比如622Mbps的信号的带宽可能高达1GHz。所以选择示 第36页，共54页波器时需要注意信号的带宽要求。在进行眼图测试的时候，要求示波器有相应的 眼图模板；2）应该尽量采用差分探头，如TEK公司的P6247等。如果没有差分探头，可以考虑使 用两个单端探头，如TEK公司的P6245等；3）对于差分信号，可以采用眼图测试的方式来观察信号的质量，眼图张开的宽度决 定了接收波形可以不受串扰影响而抽样再生的时间间隔。显然，最佳抽样时刻应 选在眼睛张开最大的时刻。眼图斜边的斜率，表示系统对定时抖动（或误差）的 灵敏度，斜边越陡，系统对定时抖动越敏感。眼图左（右）角阴影部分的水平宽 度表示信号零点的变化范围，称为零点失真量，在许多接收设备中，定时信息是 由信号零点位置来提取的，对于这种设备零点失真量很重要。在抽样时刻，阴影 区的垂直宽度表示最大信号失真量。在抽样时刻上、下两阴影区间隔的一半是最 小噪声容限，噪声瞬时值超过它就有可能发生错误判决；图中水平方向上虚线位 置对应的电压为判决门限电平。(100%reference)Optimum receiver threshold level for minimum jitterVOL(0%reference)Unit interval100mVWorst-case jitterThreshold-crossing jitterPeak-to-peak jitter=ttcs/tuj*100%Figure 7.2.NRZ data eye pattern三ss二 三房一二一9S s一 la举卷!nLVXHU 也LVDS-065第37页，共54页最大信号失真G佳购样,寸划过葬点失真图76镰图的一联福逑4)以太网的测试电路如下：此处连线要尽可能的短被测设备 RJ451测试负载二差分探头-TDS794D(DUT)示波器10OBase-T接口指标测试组网图5)LVDS测试电路如下：6.5.4合格标准1)测试差分信号首先要确定该差分信号的电平是哪一种，根据实际测试结果判断输 入输出差分电压、输出上升时间、偏置电压等是否满足信号特性。第38页，共54页LVDS信号输入输出特性参数意义最小值最大值单位VOD差分输出电压247454mVVOS输出偏置电压1.1251.375VVODVOD变化量绝对值50mVVOSVOS变化量绝对值50mVISAJSB短路电流24mAtr/tr输出上升时间/下降时间(2000Mbps)输出上升时间/下降时间(2000Mbps)0.260.261.5脉冲宽度的30%nslin输入电流20的VTH阈值电压100mVVIN输入电压范围02.4VVIS输入偏置电压0.052.35V参数意义要求的Min/Max差模输出电压+VoutUTP：+950 mV to+1050 mV STP：+1165mV to+1285mV差模输出电压-VoutUTP：-950 mV to-1050 mV STP：-1165mV to-1285mV波形正过冲Waveform overshootPositive(Max)Max=5%of+Vout波形负过冲Waveform overshootNegative(Max)Max=5%of-Vout信号幅度对称度(Signal amplitude symmetry)Ratio=0.98 to 1.02第39页，共54页上升时间Rise time3.0 ns to 5.0 ns下降时间Fall time3.0 ns to 5.0 ns发送抖动Transmit JitterMax=1.4 nsEIA RS-422 Specification SummaryParameterConditionsMinMaxUnitsDriver Out put Vo l t age Open Circuit10-10VVDriver Out put Vo l t age Lo adedRt=100Q2-2VVDriver Out put Resist anceAt o B100QDriver Out putSho rt-Circuit CurrentPer o ut put t o co mmo n：15(1mADriver Out put Rise TimeRt=100 qH)%o f Bit Widt hDriver Co mmo n Mo de Vo l t ageRt=100Q3VReceiver Sensit ivit yVcm 7200mVReceiver Co mmo n-Mo deVo l t age Range-7+7VReceiver Inpul Resist ance4000QDifferent ial ReceiverVo l t ageOperat io nal:Wit hst and:1012VVEIA RS-485 Specification SummaryParameterConditionsMinMaxUnitsDriver Out|mt Vo l t age Open Circuit1.5-1.56-6VVDriver Out put Vo l t age Lo adedRload-54Q1.5-1.55VVDriver Out put Sho rt-Circuit CunentPer o ut put t o+I2V o r-7 V250mADriver Out put Rise TimeRload=54QCload=50 pF30%o f Bit Widt hDriver Co mmo n Mo deVo l t ageRk)ad=54Q-13VReceiver Sensit ivit y-7 Vcm Voh(min)D-200mv(D+)Vih(min)差分“0”D-Voh(min)D+200mvD-Vih(min)SPI6.6.2测试项目1)HW 信号质量测试，包含逻辑电平、上升时间、下降时间、过冲等；对于E1接口的HDB3码信号测试信号是否符合G.703模板；对于板间或框间传输的LVDS差分信号的测试项同752。对于高速率的信号需要用眼图，或用长余辉进行长时间观察波形抖动范围。2)SPI 信号质量测试3)串口 信号质量测试，包含逻辑电平、上升时间、下降时间、过冲等；眼图测试；对于可设置不同波特率的情况下需要重复以上操作。4)I2C 信号质量测试，包含逻辑电平、上升时间、下降时间、过冲等；第44页，共54页5)USB 信号质量测试，包含逻辑电平、上升时间、下降时间、过冲等;眼图6.6.3测试方法1）对各串行信号在板内的信号质量的测试方法请参考第6章；2）对于板间及框间的差分信号的的测试方法请参考”6.5差分信号质量测试”；3）对于E1信号，可以用E20表测试波形是否符合G.703模板。E20的使用方法请参看文 档E20使用手册。正确连接E20表和被测单板的E1 口后，选择相应的测试项目，在出现如下图所示的画面时，请选择F1,此时可以测试系统中的E1信号是否满足ITU G.703脉冲模板，看信号波形是否在模板内。正常时E20表会打出“pass”字样。另外，也可以使用通信信号分析仪测量E1信号是否符合G.703模板。同样的，对于标准电接口El/Tl、E3/T3、STM-le,光接口STM-1、STM4,以太网口等的 信号，都建议使用通信信号分析仪内的信号模板来测量。测试时需要注意探头和信号之间的阻抗匹配问题。I 例如示波器有源探头的阻抗一般是50。，无源探头的阻抗一般是10M Q,注意事项 而同轴E1接口的阻抗是75。（双绞线接口是120。）o所以在测试E1接口时要用75 0/50。的转换器，才能保证测试结果的正确信。第45页，共54页6.6.4合格标准1）串口电气特性:规定RS232RS422R485工作方式单端差分差分节点数1收、1发1发10收1发32收最大传输电缆长度50英尺400英尺400英尺最大传输速率20Kb/S10Mb/s10Mb/s最大驱动输出电压+/-25V-0.25V-+6V-7V+12V驱动器输出信号电平（负载最小值）负载+/-5V-+/-15V+/-2.0V+/-1.5V驱动器输出信号电平（空载最大值）空载+/-25V+/-6V+/-6V驱动器负载阻抗（Q）3K-7K10054摆率（最大值）30V/u sN/AN/A接收器输入电压范围+/-15V-10V-+10V-7V-+12V接收器输入门限+/-3V+/-200mV+/-200mV接收器输入电阻（Q）3K7K4K（最小）212K驱动器共模电压-3V+3V-IV+3V接收器共模电压-7V-+7V-7V-+12V V24（RS232）参照EIA/TIA RS-232建议；25V,负载阻抗30007000。负载电容2500pF。对数据电路，接口点的电压低于一3V时确定为二进制数据“1”，高于+3V时为数据“0”。对于控制和定时接口电路，接口点的电压高于+3V时确定为“0N”，低于一3V时确定为“OFF”状态。+3V和一3V之间规定为跃变区。信号通过跃变区的 时间不应超过1ms,或不超过比特码元周期的3%,取二者中较短的时间为限。对于RS422、R485差分信号的补充标准请参看7.5。第46页，共54页 El 口的信号应符合G.703标准。2)E1信号 2M输出口一般要求：248kbit/,出口一 要求礼1脉冲形状，标你脉冲形状为矩后不管极性如何，所有有蚊体号脉冲传号都应符合图5.1中所给横 修图的限制.A值对立于脉中信号的标检峰值个传方向的线对一个同轴线对一个对称线对舞试负阻扰75Q电电性120。电阻性脉冲传号，的标称峰值电压237V3V无踪净空号的峰值 电压00 23 7V0.3V标帝脉冲宽度244n，脉冲宣度中点处正负1PI度比应优于0.9S1.05标号脉冲毕度处正负脉冲宽度比应优于0.957.06第47页，共54页图6.1皂接口咏曲模蜓3）其它板内信号板内串行信号的信号质量及电平要求，请参照本文档5.2章节。4）其它板间差分信号：板间及框间的HW、串口信号采用差分方式进行传递的，请参考本文档6.5章节。第48页，共54页7信号质量测试Checklist分类项目结果测试条件1单板/系统上电正常工作1小时后测试；N口 NA口2单板/系统可靠接地；丫口 N 口 NA 口3单板/系统尽量工作在满负荷条件下。如果测试项目有轻载、满 载限制要求，则轻载、满载条件下都要测试；丫口 N 口 NAQ4测试仪器（仪表）和被测单板或系统共地；丫口 N 口 NA 口5测量前校准了仪器；丫口 N口 NAQ6探头和示波器的带宽。超过信号带宽的35倍以上；N口 NA口7示波器的采样速率。超过信号最高频率成分的2倍；丫口 N口 NAD测试 操作1测试信号应就近接地；丫口 N 口 NA 口2测试点选在接收端管脚上测量；N口 NA口3没有在探头还连接着被测试电路时插拔探头；丫口 N口 NAD4拔插任何探头时都先关闭示波器；丫口 N 口 NA 口5测量信号没有超过探头测量幅度范围；丫口 N 口 NA 口6测试时探针尽量垂直于测试表面；丫口 N口 NAD7探头地线只接电路板上的地线，不搭接在电路板的正、负电源端丫口 N 口 NA 口8信号经过多级匹配、驱动的，各级驱动芯片的输入端都测量；丫口 N 口 NA 口9信号在不同的拓朴点上的情况（例如星形拓扑），其信号质量差 异很大，所有输入点的信号质量都测试；丫口 N口 NAD电源测试1测量电压精度选择用万用表；N口 NA口2测量电源纹波用无源探头，示波器带宽设置20MHz,偏置为电压 精度值。采用靠接测量法；丫口 N 口 NA 口3电源纹波测量结果展开成波纹状；丫口 N 口 NA 口4上下电测试遍历3种情况：1）系统上下电；2）单板拔插；3）电 源板拔插；丫口 N 口 NA 口5缓启动电路测试记录Tdelay和Trise；N口 NA口6-48V缓启动电路测试时探头地线都接到BGND上；丫口 N 口 NA 口7电流测试使用电流探头或者钳流计；丫口 N 口 NA 口8使用电流探头需先校准，每测试一个信号都需要校准一次；丫口 N 口 NA 口第49页，共54页9冲击电流测试，如果链路上有感性器件（如电感），测试时应保 留此类器件；YD ND NAD10已测试电源告警信号；丫口 NO NA口11多电源供电产品，测试均流参数；YD NO NA口时钟测试1测量时钟信号，选用有源探头；YO ND NAQ2对重要时钟信号，选用频率计测量器频率准确度；NO NA口复位测试1遍历测试各芯片的复位信号；YD NO NA口2复位芯片实现的复位电路，测试/MR、WDL WDO等信号；YO NO NA口3复位芯片实现的复位电路，测试复位芯片的电源管脚信号；YD ND NAD4遍历上电复位、后台复位（命令复位）、按键复位等情况；YD ND NAD总线 测试1遍历测试数据、地址总线读写时序；YO NO NA口2遍历测试业务数据总线时序；ND NA口差分 信号 测试1差分信号尽量用差分探头测试；YD