数字电路设计数字钟实验设计优质报告.docx

数字钟试验设计汇报

数字钟设计
一 设计任务
1. 基础功效：以数字形式显示时、分、秒时间，小时计时要求为“24翻1”，分和秒计时要求为60进位；
2.扩展功效：校时、正点报时及闹时功效；

二 电路工作原理及分析

数字电子钟关键由以下多个部分组成：秒信号发生器，时、分、秒计数器，显示器，校时校分电路，报时电路。

2.1数字钟基础逻辑功效框图
图1 数字钟基础逻辑功效框图

2.2振荡器设计
振荡器是数字钟关键。振荡器稳定度及频率正确度决定了数字钟正确程度。通常选择石英晶体组成振荡器电路。通常来说，振荡频率越高，计时精度越高。假如精度要求不高则能够采取由集成逻辑门和R、C组成时钟源振荡器或集成电路计时器555和R、C组成多谐振荡器,电路参数图2所表示.接通电源后，电容C1被充电，当Vc上升到2Vcc/3时，使vo为低电平，同时放电三极管T导通，此时电容C1经过R2和T放电，Vc下降。当Vc下降到Vcc/3时，vo翻转为高电平。电容C1放电所需时间为
tpL=R2ln2≈0.7R2C1
当放电结束时，T截止，Vcc将经过R1、R2向电容器 C1充电，一；Vc由Vcc/3上升到2Vcc/3所需时间为
tpH=(R1+R2)C1ln2≈0.7(R1+R2)C
当Vc 上升到2Vcc/3 时，电路又翻转为低电平。如此周而复始，于是，是在电路输出端就得到一个周期性矩形波。其振荡频率为
f=1/(tpL+tpH) ≈1.43/[(R1+2R2)C]
振荡周期：T=T1+T2=(R1+2R2)C1In2 得
R1+2R2=T/C1In2=0.142k
故选定R1=0.1K,R2=0.021k

图2 555振荡器（图中R1，R2值不为实际值）
图3 555振荡器产生波形

2.3时、分、秒计数器电路
时、分、秒计数器电路由秒个位和秒十位，分个位和分十位立即个位和时十位计数器电路组成，其中秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器，而时个位和时十位为24进制计数器。

2.4校时电路
经过开关，触发器，逻辑门组成校时电路来校时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整.

三 数字电路设计

3.1计数电路设计
由2个74LS90计数器和4个74LS290计数器组成时分秒计数电路。

3.1.1六十进制计数电路
秒计数和分计数单元为60进制计数器，其输出为8421BCD码。采取十进制计数器74LS290来实现时间计数单元计数功效。由图可知，74LS90为异步清零计数器，有异步清零端12,13脚（高电平有效）。
图4 六十进制计数器

(1) 秒计数器电路电路图图4所表示
秒个位计数单元为10进制计数器，无需进制转换，当QAQBQCQD从1001变成0000时，U1 向U3 输入端发出一个脉冲信号，使秒十位进1位。
秒十位计数单元为6进制，当QAQBQCQD变成0110时，经过和QBQC相连导线，给U3 两个清零端一个信号，把它两个清零端全部变成1，计数器输出被置零，跳过0110到1111状态，又从0000开始，如此反复，十位和个位合起来就是60进制。

(2) 分计数器
分个位和十位计数单元状态转换和秒是一样，只是它要把进位信号传输给时个位计数单元，电路图图4所表示

3.1.2二十四进制计数器电路
时计数单元为24进制计数器，其输出为8421BCD码。采取十进制计数器74LS90来实现时间计数单元计数功效。
时计数器电路电路图图5所表示
图5 二十四进制计数器
当“时”十位QAQBQCQD为0000或0001时，“时”个位计数单元是十进制计数器，当个位QAQBQCQD到1010时，经过和非门使得个位74LS90上清零端为０，则计数器输出直接置零，从0000开始。当十位QAQBQCQD为0010时，经过和非门使得该74LS90清零端为０，“时”十位又重新从0000开始，此时个位计数单元变成4进制，即当个位计数单元QAQBQCQD为0100时，就要又从0000开始计数，这么就实现了“时”24进制计数。

3.2校时电路设计
数字钟应含有分校正和时校正功效，所以，应截断分个位和时个位直接计数通路，并采取正常计时信号和校正信号能够随时切换电路接入其中。图6所表示，当开关J1按下时，直接给分个位计数器一个脉冲信号，使分计数器进1位，同时不影响数字钟运行。同理，由J2对时计数器进行校对。
图6 校时校分电路

3.3 整点报时设计
仿广播电台正点报时电路功效要求时：每当数字钟计时快要到正点时发出声响，通常根据4低音1高音次序发出间断声响，以最终一声高音结束时刻是整点时刻。
每当数字钟计时快要到正点时发出声响，根据4低音1高音频率发出间
断声响，前4低音声响频率为500HZ，后1高音声响频率为1000HZ。并以最终一
声高音结束时刻为正点时刻。本设计中，报时电路采取TTL和非门。报时电路图1.5所表示。4声低音分别发生在59分51秒、53秒、55秒及57秒，最终一 声高音发生在59分59秒，声响均连续1秒。如表1.2所表示。由表可得式1.1。只有当分十位Q2M2Q0M2=11，分个位Q3M1Q0M1=11，秒个位Q2S2Q0S=11及秒个位Q0S1=1时，音响电路才能工作。

3.4 报时电路安装和调试
根据原理图及实物连线图接线。报时音响电路采取三极管3DG130来推进喇叭。报时所需500Hz和1000Hz音频信号，分别取分频器500Hz输出端和1000Hz输出端。

四 关键芯片技术参数

4.1 74LS90芯片
74LS90芯片结构及引脚分布图7所表示，74LS90计数器是一个中规模二一五进制计数器。它由四个主从JK触发器和部分附加门电路组成，整个电路可分两部分，其中FA触发器组成一位二进制计数器；FD、FC、FB组成异步五进制计数器，在74LS90计数器电路中，设有专用置“0”端R1、R2和置位（置“9”）端S1、S2。
图7 74LS90芯片

4.2 74LS290芯片
74LS190芯片管脚分布图8所表示，其中，R9（1）、R9（2）称为置“9”端，R0（1）、R0（2）称为置“0”端；A、B端为计数时钟输入端，QAQBQCQD为输出端，NC表示空脚。74LS290含有以下功效：
置“9”功效：当R9（1）= R9（2）=1时，不管其它输入端状态怎样，计数器输出QAQBQCQD=1001，而1001（2进制）=9（10进制），故又称为异步置数功效。
置“0”功效：当R9（1）和 R9（2）不全为1，而且R0（1）=R0（2）=1时，不管其它输入端状态怎样，计数器输出QAQBQCQD=0000，故又称为异步清零功效或复位功效。

计数功效：当R9（1）和 R9（2）不全为1，而且R0（1）和R0（2）不全为1时，输入计数脉冲，计数器开始计数。
图8 74LS290芯片

五 心得体会

经过这次综合试验设计,大大提升了我分析问题能力，同时提升了利用电工领域相关软件进行电路模拟仿真能力，将自己在课堂上学到数电知识得到充足发挥，处理了很多问题，同时学到了很多元件和芯片多种用途及性能，从中学到了很多书上没有明白问题
此次课程设计，是对所学数电知识一次综合应用，既考验了我知识掌握程度，也锻炼了我动手能力。在此过程中，我学到很多新知识，对电工电子课程学习也更有爱好了。即使此次课程设计花费了一番功夫，却让我收获了很多，让我知道了学无止境,永远不能满足现有知识，人生就像在爬山，一座山峰后面还有更高山峰在等着你。
在这次数字电子钟课程设计中，也很感谢同学帮助！