数字电路及数字系统设计课件四.pptx

数字数字电路及数字系路及数字系统设计课件四件四一、触发器的定义v定义：能够存储1位二值信号的单元电路统称为触发器。v特点：1、具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1。v 2、根据不同的输入信号可以置成1或0状态。电路结构：具有两个互补的输出端Q端和 Q 端。当Q=1时，称触发器的状态为1状态，也称触发器置位；当Q=0时，称触发器的状态为0状态，也称触发器复位。二、基本RS触发器v1、由或非门构成的基本RS触发器SDRDQnQn+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 二、基本RS触发器v1、由或非门构成的基本RS触发器SDRDQnQn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 保持置 0置 1不定2、由与非门构成的基本RS触发器SDRDQnQn+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 2、由与非门构成的基本RS触发器SDRDQnQn+1 0 0 0 0 0 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1保持置 0置 1不定三、同步RS触发器（钟控RS触发器）v CPSRQnQn+1 0 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Qn+10 010RQnS0 11 11 0CPSRQnQn+1 0 0 0 0 1 1 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 保持置 0置 1不定 0 1 0 0 1 1Qn+10 010RQnS0 11 11 0带异步置位、复位端的同步RS触发器 异步置位端（异步置1端、直接置1端）异步复位端（异步清0端、直接置0端）通常情况下，CP=0时，异步置0、置1端的有效电平可使触发器立即复位或置位。例：已知由与非门构成的同步RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。v cptt R0t S0t Q0t Q0四、主从RS触发器v 主触发器从触发器主从结构RS触发器主触发器从触发器主从结构RS触发器主触发器从触发器CP=1期间，G3，G4被封锁，Q保持不变。CP=0期间，G7，G8被封锁，保持不变。从而，Q保持不变。主触发器从触发器1、CP=1期间，G3，G4被封锁，Q保持不变。主触发器接收信息。主从RS触发器的动作特点：1、CP=1期间，G3，G4被封锁，Q保持不变。主触发器接收信息。v2、CP下降沿到来时，G3，G4解除封锁，主触发器状态移入从触发器之中。同时，主触发器被封锁（G7，G8被锁），主触发器保持不变。v3、CP=0期间，由于G7，G8被锁，主、从触发器均保持不变。v4、CP上升沿到来时，从触发器被封锁（G3，G4被锁），Q保持不变。主从RS触发器的特性表与特性方程v Qn CP 1*1 1 1 1*0 1 1 1 1 0 1 1 0 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 0 0 0Qn+1QnRS不定态主从RS触发器的逻辑符号v 主从RS触发器的逻辑符号v 康华光所编教材使用的符号（负边沿翻转的主从RS触发器）两书符号的对比康华光所编教材使用的符号（负边沿翻转的主从RS触发器）本书使用的符号（负边沿翻转的主从RS触发器）v t CP0123456例1：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 和 Q 端的波形，设触发器的初态为Q=0。v cptt R0t S0t Q0t Q0t Q0例2：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。v t CP0123456t S0t R0t Q0t Q0例3：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。v t S0t CP0123456t R0t Q0t Q0例4：已知负边沿翻转的主从RS触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。v t CP0123456t Q0t Q0t S0t R0已知主从已知主从RS触发器的时钟信号和输入信号波形，求作触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结：端的波形的方法小结：v1、根据输入信号画出主触发器Q 端的波形。v2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。v3、对负跳沿翻转的主从RS触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q 端的波形。作业3.223.273.294.14.4主从RS触发器存在约束条件，使用不方便。JK触发器五、主从JK触发器主从JK触发器逻辑符号本书使用的符号（负边沿翻转的主从JK触发器）主从JK触发器特性表v Qn CP 0 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 0 0 0Qn+1Qn K J保持置 0置 1翻转主从JK触发器逻辑符号康华光所编教材使用的符号（负边沿翻转的主从JK触发器）例1：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。主从JK触发器存在“一次变化现象一次变化现象”。v在CP=1期间，主触发器的状态只能改变一次，而不论JK端发生了多少次变化。例2：已知负边沿翻转的主从JK触发器的时钟信号CP和输入信号J、K的波形如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。例3：已知负边沿翻转的主从JK触发器的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。已知主从已知主从JK触发器的时钟信号和输入信号波形，求作触发器的时钟信号和输入信号波形，求作 Q 端的波形的方法小结：端的波形的方法小结：v1、根据输入信号画出主触发器Q 端的波形。要注意主从JK触发器的“一次变化现象”。v2、在时钟的跳沿（负跳沿或正跳沿）将主触发器的状态移入从触发器之中。v3、对负跳沿翻转的主从JK触发器，如果在CP=1期间，输入信号没有发生变化，则可在时钟的负跳沿到来时，由特性方程算出触发器的次态，从而画出Q端的波形，而不必画出主触发器Q 端的波形。作业4.74.84.94.10六、边沿触发器v主从JK触发器存在“一次变化现象一次变化现象”，抗干扰能力较差。v为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。v“边沿触发器边沿触发器”具有这样的特性。1、利用CMOS传输门的边沿触发器v电路图如下：1、CP=0期间，TG1导通，TG2截止，Q=D，主触发器接收信息。从触发器中，TG3截止，TG4导通，触发器保持不变。2、CP上升沿到来时，TG3导通，主触发器状态移入从触发器之中。同时，TG1截止，将输入信号与主触发器隔离。TG2导通，主触发器自行保持不变。3、CP=1期间，主从触发器均保持不变。边沿D触发器的特性表：v CPDQnQn+1 0 0 1 1 0 1 0 1 Qn 0 0 1 1特性方程 Qn+1=D具有异步置0、置1端的边沿D触发器v 边沿D触发器的逻辑符号，异步置0、置1端高电平有效。2、维持阻塞结构的边沿D触发器v电路图如下：特性方程 Qn+1=D 带异步置位、复位端的维持阻塞D触发器例：已知边沿D触发器(正边沿翻转）的时钟信号和输入信号如图所示，试画出 Q 端的波形，设触发器的初态为Q=0。3、利用传输延迟时间的边沿JK触发器v电路图如下：边沿JK触发器的特性表：CP JKQnQn+1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Qn 0 1 0 0 1 1 1 0特性方程保持置 0置 1翻转边沿JK触发器的逻辑符号（下降沿翻转）。要注意该符号与主从JK触发器符号的差别。例：电路如图，已知D触发器为正边沿翻转的边沿触发器，JK触发器为负边沿翻转的边沿触发器。试画出 Q 端的波形，设触发器的初态为Q=0。例利用CMOS传输门的边沿JK触发器维持阻塞结构的边沿JK触发器另有：由于时间所限，不予详细讨论，使用时要注意其逻辑符号和外特性。作业4.184.214.22主从JK触发器的输入波形如下图所示，设初始状态Q=0,画出Q端的波形。(中国科学技术大学招研试题 10分)谢谢大家！