thefundamentalsofdigitalsemiconductortestingchinese毕业设计正文.doc

（此文档为word格式，下载后您可任意编辑修改！）目录第一章.认识半导体和测试设备2一、晶圆、晶片和封装2二、自动测试设备6三、半导体技术7四、数字和模拟电路7五、测试系统的种类8六、测试负载板(LoadBoard)11七、探针卡（ProbeCard）12第二章.半导体测试基础13一、基础术语13二、正确的测试方法14三、测试系统16四、PMU18五、管脚电路21第三章.基于PMU的开短路测试25一、测试目的25二、测试方法25第四章.DC参数测试29一、基本术语29二、Binning29三、Program Flow30四、Test Summary31五、DC测试与隐藏电阻32六、VOH/IOH33七、VOL/IOL36八、IDD Gross Current39九、IDD Static Current42十、IDDQ44十一、IDD Dynamic Current44十二、入电流（IIL/IIH）测试47十三、输入结构高阻/上拉/下拉53十四、输出扇出54十五、高阻电流（High Impedance Currents, IOZH/IOZL）55十六、输出短路电流（output short circuit current）58第五章功能测试62一、基础术语62二、功能测试62三、测试周期63四、输入数据64五、输出数据66六、功能测试参数定义70七、总功能测试（Gross Function Test）71八、功能测试实例75九、标准功能测试78第六章.AC参数测试89第一章.认识半导体和测试设备本章节包括以下内容， l 晶圆（Wafers）、晶片（Dice）和封装（Packages） l 自动测试设备（ATE）的总体认识 l 模拟、数字和存储器测试等系统的介绍 l 负载板（Loadboards）、探测机（Probers）、机械手（Handlers）和温度控制单元（Temperature units） 一、晶圆、晶片和封装 1947年，第一只晶体管的诞生标志着半导体工业的开始，从那时起，半导体生产和制造技术变得越来越重要。以前许多单个的晶体管现在可以互联加工成一种复杂的集成的电路形式，这就是半导体工业目前正在制造的称之为超大规模（VLSI，Very Large Scale Integration）的集成电路，通常包含上百万甚至上千万门晶体管。 半导体电路最初是以晶圆形式制造出来的。晶圆是一个圆形的硅片，在这个半导体的基础之上，建立了许多独立的单个的电路；一片晶圆上这种单个的电路被称为die（我前面翻译成晶片，不一定准确，大家还是称之为die好了），它的复数形式是dice.每个die都是一个完整的电路，和其他的dice没有电路上的联系。 当制造过程完成，每个die都必须经过测试。测试一片晶圆称为Circuit probing（即我们常说的CP测试）、Wafer porbing或者Die sort。在这个过程中，每个die都被测试以确保它能基本满足器件的特征或设计规格书（Specification），通常包括电压、电流、时序和功能的验证。如果某个die不符合规格书，那么它会被测试过程判为失效（fail），通常会用墨点将其标示出来（当然现在也可以通过Maping图来区分）。 在所有的die都被探测（Probed）之后，晶圆被切割成独立的dice，这就是常说的晶圆锯解，所有被标示为失效的die都报废（扔掉）。图2显示的是一个从晶圆上锯解下来没有被标黑点的die，它即将被封装成我们通常看到的芯片形式。 在一个Die封装之后，需要经过生产流程中的再次测试。这次测试称为“Final test”（即我们常说的FT测试）或“Package test”。在电路的特性要求界限方面，FT测试通常执行比CP测试更为严格的标准。 芯片也许会在多组温度条件下进行多次测试以确保那些对温度敏感的特征参数。商业用途（民品）芯片通常会经过0、25和75条件下的测试，而军事用途（军品）芯片则需要经过 -55、25和125。 芯片可以封装成不同的封装形式，图4显示了其中的一些样例。一些常用的封装形式如下表：DIP： Dual Inline Package (dual indicates the package has pins on two sides) CerDIP：Ceramic Dual Inline Package PDIP： Plastic Dual Inline Package PGA： Pin Grid Array BGA： Ball Grid Array SOP： Small Outline Package TSOP： Thin Small Outline Package TSSOP：Thin Shrink Small Outline Package (this one is really getting small!)SIP： Single Inline Package SIMM： Single Inline Memory Modules (like the memory inside of a computer) QFP： Quad Flat Pack (quad indicates the package has pins on four sides) TQFP： Thin version of the QFP MQFP： Metric Quad Flat Pack MCM： Multi Chip Modules (packages with more than 1 die (formerly called hybrids)二、自动测试设备 随着集成电路复杂度的提高，其测试的复杂度也随之水涨船高，一些器件的测试成本甚至占到了芯片成本的大部分。大规模集成电路会要求几百次的电压、电流和时序的测试，以及百万次的功能测试步骤以保证器件的完全正确。要实现如此复杂的测试，靠手工是无法完成的，因此要用到自动测试设备（ATE，Automated Test Equipment）。 ATE是一种由高性能计算机控制的测试仪器的集合体，是由测试仪和计算机组合而成的测试系统，计算机通过运行测试程序的指令来控制测试硬件。测试系统最基本的要求是可以快速且可靠地重复一致的测试结果，即速度、可靠性和稳定性。为保持正确性和一致性，测试系统需要进行定期校验，用以保证信号源和测量单元的精度。 当一个测试系统用来验证一片晶圆上的某个独立的Die的正确与否，需要用ProbeCard来实现测试系统和Die之间物理的和电气的连接，而ProbeCard和测试系统内部的测试仪之间的连接则通过一种叫做“Load board”或“Performance board”的接口电路板来实现。在CP测试中，Performance board和Probe card一起使用构成回路使电信号得以在测试系统和Die之间传输。 当Die封装出来后，它们还要经过FT测试，这种封装后的测试需要手工将一个个这些独立的电路放入负载板（Load board）上的插座（Socket）里，这叫手工测试（hand test）。一种快速进行FT测试的方法是使用自动化的机械手（Handler），机械手上有一种接触装置实现封装引脚到负载板的连接，这可以在测试机和封装内的Die之间提供完整的电路。机械手可以快速的抓起待测的芯片放入测试点（插座），然后拿走测试过的芯片并根据测试pass/fail的结果放入事先定义好的相应的Bin区。三、半导体技术 有一系列的方法被用来生产和制造数字半导体电路，这些方法称为半导体技术或工艺，常用的技术或工艺包括：TTL (Transistor-Transistor Logic a.k.a. bipolar logic), ECL (Emitter Coupled Logic), SOS (Silicon on Sapphire), and CMOS (Complimentary Metal-Oxide Semiconductor)。不管什么技术或工艺，出来的产品都要经过测试，这里我们关注数字TTL和CMOS电路。 四、数字和模拟电路 过去，在模拟和数字电路设计之间，有着显著的不同。数字电路控制电子信号，表现为逻辑电平“0”和“1”，它们被分别定义成一种特殊的电压分量，所有有效的数字电路数据都用它们来表示，每一个“0”或“1”表示数据的一个比特（bit）位，任何数值都可以由按照一定顺序排列的“0”“1”比特位组成的二进制数据来表示，数值越大，需要的比特位越多。每8个比特一组构成一个Byte，数字电路中的数据经常以Byte为单位进行处理。 不同于数字信号的“0”“1”界限分明（离散），模拟电路时连续的在任何两个信号电平之间有着无穷的数值。模拟电路可以使用电压或电流来表示数值，我们常见的也是最常用的模拟电路实例就是运算放大器，简称运放。 为帮助理解模拟和数字电路数值的基本差别，我们可以拿时钟来比方。“模拟”时钟上的指针连续地移动，因此所有的任一时间值可以被观察者直接读出，但是所得数值的准确度或者说精度取决于观察着认知的程度。而在“数字”时钟上，只有最小增量以上的值才能被显示，而比最小增量小的值则无法显示。如果有更高的精度需求，则需要增加数据位，每个新增的数据位表示最小的时间增量。 有的电路里既有数字部分也有模拟部分，如AD转换器（ADC）将模拟信号转换成数字信号，DA转换器（DAC）则相反，我们称之为“混合信号电路”（Mixed Signal Devices）。另一种描述这种混合电路的方法则基于数字部分和模拟部分占到电路的多少：数字部分占大部分而模拟部分所占比例较少归于数字电路，反之则归于模拟电路。五、测试系统的种类 一般认为测试系统都是通用的，其实大部分测试系统的设计都是面向专门类型的集成电路，这些专门的电路包括：存储器、数字电路、模拟电路和混合信号电路；每种类型下还可以细分成更多种类，我们这里只考虑这四种类型。5.1存储器件类 我们一般认为存储器是数字的，而且很多DC测试参数对于存储类和非存储类的数字器件是通用的，虽然如此，存储器的测试还是用到了一些独特的功能测试过程。带内存的自动测试系统使用一种算法模式生成器（APG，algorithmic pattern generator）去生成功能测试模型，使得从硬件上生成复杂的功能测试序列成为可能，这样我们就不用把它们当作测试向量来保存。存储器测试的一些典型模型包括：棋盘法、反棋盘法、走0、走1、蝶形法，等等 APG在器件的每次测试时生成测试模型，而不带内存的测试系统将预先生成的模型保存到向量存储区，然后每次测试时从中取出数据。存储器测试通常需要很长的测试时间去运行所要求的测试模型，为了减少测试成本，测试仪通常同时并行测试多颗器件。5.2模拟或线形器件类 模拟器件测试需要精确地生成与测量电信号，经常会要求生成和测量微伏级的电压和纳安级的电流。相比于数字电路，模拟电路对很小的信号波动都很敏感，DC测试参数的要求也和数字电路不一样，需要更专业的测试仪器设备，通常会按照客户的选择在设计中使用特殊的测试仪器甚至机架。模拟器件需要测试的一些参数或特性包括：增益、输入偏移量的电压和电流、线性度、通用模式、供电、动态响应、频率响应、建立时间、过冲、谐波失真、信噪比、响应时间、窜扰、邻近通道干扰、精度和噪声。5.3混合信号器件类 混合信号器件包括数字电路和模拟电路，因此需要测试系统包含这两部分的测试仪器或结构。混合信号测试系统发展为两个系列：大部分数字电路测试结构、少量模拟测试结构的系列，被设计成用于测试以数字电路为主的混合信号器件，它能有效地进行DC参数测试和功能测试，但是仅支持少量的模拟测试；大部分模拟电路测试结构、少量数字测试结构的系列，相反，能够精确地测试模拟参数而在功能测试上稍逊风骚。5.4数字电路器件类 仅含有数字逻辑的电路器件可使用数字电路测试系统来完成测试，这些测试系统之间在价格、性能、尺寸、可选项上有着明显的不同。 低端的测试机被用来测试低价格或者低性能的低端产品，通常是些管脚少、复杂度低的器件；一般运行于低于20MHz的时钟频率，且只能存储少量的测试向量；用于小规模（SSI）或中规模（MSI）集成电路的测试。 高端的测试机则是速度非常快（时钟频率高）、测试通道非常多的测试系统；时钟频率通常会达到400MHz，并能提供1024个测试通道；拥有高精度的时钟源和百万bit位的向量存储器。它们被用于验证新的超大规模（VLSI）集成电路，但是昂贵的成本阻碍了他们用于生产测试。 而半导体测试工业普遍使用的是中高端的测试设备，它们拥有较好的性价比，在对测试成本非常敏感的半导体测试行业，这无疑是非常重要的。这类测试设备多运行在50-100MHz，提供256个测试通道，通常带有一些可选的配置。 为了控制测试成本，谨慎地选择能满足器件测试需求的测试设备是非常重要的，选择功能相对于我们器件的测试要求过于强大的测试系统会使得我们的测试成本居高不下，而相反的选择会造成测试覆盖率不够；找到设备功能和成本之间的平衡是测试成本控制本质的要求。六、测试负载板(LoadBoard) 测试负载板是一种连接测试设备的测试头和被测器件物理和电路接口，被固定在针测台（Probe）、机械手（Handler）或者其他测试硬件上，其上的布线连接测试机台内部信号测试卡的探针和被测器件的管脚。 在CP测试中，负载板连接ProbeCard；在手工测试中，我们将Socket固定在负载板上；而在FT的生产测试中，我们将其连接到Handler. 因为测试机在物理和电气上需要与多种类型的设备连接、锁定，因而Loadboard的类型和款式也是多种多样。 测试高速或者大功率的器件需要定制的Loadboard，为保证信号完整性，这种高性能的定制电路板必须完成阻抗匹配这对于布局、布线及线长、线宽等都有特殊要求，因此通常需要数月的时间设计制作，并且价格非常昂贵。 七、探针卡（ProbeCard） 探针卡在CP测试用于连接测试机电路和Die上的Pad，通常作为Loadboard的物理接口，在某些情况下ProbeCard通过插座或者其它接口电路附加到Loadboard上。 测试机的信号通过弹簧针（pogo pins）连接到ProbeCard底部的Pad上，再由ProbeCard上的布线通往被测的Die上。第二章.半导体测试基础摘要：本章节包括一下内容：u 测试目的u 测试术语u 测试工程学基本原则u 基本测试系统组成u PMU（精密测量单元）及引脚测试卡u 样片及测试程序 一、基础术语 描述半导体测试的专业术语很多，这里只例举部分基础的：1 DUT需要被实施测试的半导体器件通常叫做DUT（Device Under Test，我们常简称“被测器件”），或者叫UUT（Unit Under Test）。首先我们来看看关于器件引脚的常识，数字电路期间的引脚分为“信号”、“电源”和“地”三部分。信号脚，包括输入、输出、三态和双向四类，输入：在外部信号和器件内部逻辑之间起缓冲作用的信号输入通道；输入管脚感应其上的电压并将它转化为内部逻辑识别的“0”和“1”电平。输出：在芯片内部逻辑和外部环境之间起缓冲作用的信号输出通道；输出管脚提供正确的逻辑“0”或“1”的电压，并提供合适的驱动能力（电流）。三态：输出的一类，它有关闭的能力（达到高电阻值的状态）。双向：拥有输入、输出功能并能达到高阻态的管脚。 电源脚，“电源”和“地”统称为电源脚，因为它们组成供电回路，有着与信号引脚不同的电路结构。 VCC：TTL器件的供电输入引脚。 VDD：CMOS器件的供电输入引脚。 VSS：为VCC或VDD提供电流回路的引脚。GND：地，连接到测试系统的参考电位节点或VSS，为信号引脚或其他电路节点提供参考0电位；对于单一供电的器件，我们称VSS为GND。2 测试程序半导体测试程序的目的是控制测试系统硬件以一定的方式保证被测器件达到或超越它的那些被具体定义在器件规格书里的设计指标。测试程序通常分为几个部分，如DC测试、功能测试、AC测试等。DC测试验证电压及电流参数；功能测试验证芯片内部一系列逻辑功能操作的正确性；AC测试用以保证芯片能在特定的时间约束内完成逻辑操作。程序控制测试系统的硬件进行测试，对每个测试项给出pass或fail的结果。Pass指器件达到或者超越了其设计规格；Fail则相反，器件没有达到设计要求，不能用于最终应用。测试程序还会将器件按照它们在测试中表现出的性能进行相应的分类，这个过程叫做“Binning”，也称为“分Bin”. 举个例子，一个微处理器，如果可以在150MHz下正确执行指令，会被归为最好的一类，称之为“Bin 1”；而它的某个兄弟，只能在100MHz下做同样的事情，性能比不上它，但是也不是一无是处应该扔掉，还有可以应用的领域，则也许会被归为“Bin 2”，卖给只要求100MHz的客户。程序还要有控制外围测试设备比如 Handler 和 Probe 的能力；还要搜集和提供摘要性质（或格式）的测试结果或数据，这些结果或数据提供有价值的信息给测试或生产工程师，用于良率(Yield)分析和控制。二、正确的测试方法 经常有人问道：“怎样正确地创建测试程序？”这个问题不好回答，因为对于什么是正确的或者说最好的测试方式，一直没有一个单一明了的界定，某种情形下正确的方式对另一种情况来说不见得最好。很多因素都在影响着测试行为的构建方式，下面我们就来看一些影响力大的因素。 测试程序的用途。下面的清单例举了测试程序的常用之处，每一项都有其特殊要求也就需要相应的测试程序：l Wafer Test 测试晶圆（wafer）每一个独立的电路单元（Die），这是半导体后段区分良品与不良品的第一道工序，也被称为“Wafer Sort”、CP测试等.l Package Test 晶圆被切割成独立的电路单元，且每个单元都被封装出来后，需要经历此测试以验证封装过程的正确性并保证器件仍然能达到它的设计指标，也称为 “Final Test”、FT测试、成品测试等。l Quality Assurance Test 质量保证测试，以抽样检测方式确保Package Test执行的正确性，即确保pass的产品中没有不合格品。l Device Characterization 器件特性描述，决定器件工作参数范围的极限值。l Pre/Post Burn-In 在器件“Burn-in”之前和之后进行的测试，用于验证老化过程有没有引起一些参数的漂移。这一过程有助于清除含有潜在失效（会在使用一段时间后暴露出来）的芯片。l Miliary Test 军品测试，执行更为严格的老化测试标准，如扩大温度范围，并对测试结果进行归档。l Incoming Inspection 收货检验，终端客户为保证购买的芯片质量在应用之前进行的检查或测试。l Assembly Verification 封装验证，用于检验芯片经过了封装过程是否仍然完好并验证封装过程本身的正确性。这一过程通常在FT测试时一并实施。l Failure Analysis 失效分析，分析失效芯片的故障以确定失效原因，找到影响良率的关键因素，并提高芯片的可靠性。 测试系统的性能。 测试程序要充分利用测试系统的性能以获得良好的测试覆盖率，一些测试方法会受到测试系统硬件或软件性能的限制。 高端测试机： l 高度精确的时序 精确的高速测试 l 大的向量存储器 不需要去重新加载测试向量 l 复合PMU（Parametric Measurement Unit） 可进行并行测试，以减少测试时间 l 可编程的电流加载 简化硬件电路，增加灵活性 l PerPin的时序和电平 简化测试开发，减少测试时间 低端测试机： l 低速、低精度 也许不能充分满足测试需求 l 小的向量存储器 也许需要重新加载向量，增加测试时间 l 单个PMU 只能串行地进行DC测试，增加测试时间 l 均分资源（时序/电平） 增加测试程序复杂度和测试时间 测试环节的成本。 这也许是决定什么需要被测试以及以何种方式满足这些测试的唯一的最重要的因素，测试成本在器件总的制造成本中占了很大的比重，因此许多与测试有关的决定也许仅仅取决于器件的售价与测试成本。例如，某个器件可应用于游戏机，它卖15元；而同样的器件用于人造卫星，则会卖3500元。每种应用有其独特的技术规范，要求两种不同标准的测试程序。3500元的器件能支持昂贵的测试费用，而15元的器件只能支付最低的测试成本。 测试开发的理念。 测试理念只一个公司内部测试人员之间关于什么是最优的测试方法的共同的观念，这却决于他们特殊的要求、芯片产品的售价，并受他们以往经验的影响。在测试程序开发项目启动之前，测试工程师必须全面地上面提到的每一个环节以决定最佳的解决方案。开发测试程序不是一件简单的正确或者错误的事情，它是一个在给定的状况下寻找最佳解决方案的过程。三、测试系统 测试系统称为ATE，由电子电路和机械硬件组成，是由同一个主控制器指挥下的电源、计量仪器、信号发生器、模式（pattern）生成器和其他硬件项目的集合体，用于模仿被测器件将会在应用中体验到的操作条件，以发现不合格的产品。 测试系统硬件由运行一组指令（测试程序）的计算机控制，在测试时提供合适的电压、电流、时序和功能状态给DUT并监测DUT的响应，对比每次测试的结果和预先设定的界限，做出pass或fail的判断。 l 测试系统的内脏 图2-1显示所有数字测试系统都含有的基本模块，虽然很多新的测试系统包含了更多的硬件，但这作为起点，我们还是拿它来介绍。 “CPU”是系统的控制中心，这里的CPU不同于电脑中的中央处理器，它由控制测试系统的计算机及数据输入输出通道组成。许多新的测试系统提供一个网络接口用以传输测试数据；计算机硬盘和Memory用来存储本地数据；显示器及键盘提供了测试操作员和系统的接口。图2-1.通用测试系统内部结构DC子系统包含有DPS（Device Power Supplies，器件供电单元）、RVS（Reference Voltage Supplies，参考电压源）、PMU（Precision Measurement Unit，精密测量单元）。DPS为被测器件的电源管脚提供电压和电流；RVS为系统内部管脚测试单元的驱动和比较电路提供逻辑0和逻辑1电平提供参考电压，这些电压设置包括：VIL、VIH、VOL和VOH。性能稍逊的或者老一点的测试系统只有有限的RVS，因而同一时间测试程序只能提供少量的输入和输出电平。这里先提及一个概念，“tester pin”，也叫做“tester channel”，它是一种探针，和Loadboard背面的Pad接触为被测器件的管脚提供信号。当测试机的pins共享某一资源，比如RVS，则此资源称为“Shared Resource”。一些测试系统称拥有“per pin”的结构，就是说它们可以为每一个pin独立地设置输入及输出信号的电平和时序。DC子系统还包含PMU（精密测量单元，Precision Measurement Unit）电路以进行精确的DC参数测试，一些系统的PMU也是per pin结构，安装在测试头（Test Head）中。（PMU我们将在后面进行单独的讲解）每个测试系统都有高速的存储器称为“pattern memory”或“vector memory”去存储测试向量（vector或pattern）。Test pattern（注：本人驽钝，一直不知道这个pattern的准确翻译，很多译者将其直译为“模式”，我认为有点欠妥，实际上它就是一个二维的真值表；将“test pattern”翻译成“测试向量”吧，那“vector”又如何区别？呵呵，还想听听大家意见）描绘了器件设计所期望的一系列逻辑功能的输入输出的状态，测试系统从pattern memory中读取输入信号或者叫驱动信号（Drive）的pattern状态，通过tester pin输送给待测器件的相应管脚；再从器件输出管脚读取相应信号的状态，与pattern中相应的输出信号或者叫期望（Expect）信号进行比较。进行功能测试时，pattern为待测器件提供激励并监测器件的输出，如果器件输入与期望不相符，则一个功能失效产生了。有两种类型的测试向量并行向量和扫描向量，大多数测试系统都支持以上两种向量。Timing分区存储有功能测试需要用到的格式、掩盖（mask）和时序设置等数据和信息，信号格式（波形）和时间沿标识定义了输入信号的格式和对输出信号进行采样的时间点。Timing分区从pattern memory那里接收激励状态（“0”或者“1”），结合时序及信号格式等信息，生成格式化的数据送给电路的驱动部分，进而输送给待测器件。Special Tester Options部分包含一些可配置的特殊功能，如向量生成器、存储器测试，或者模拟电路测试所需要的特殊的硬件结构。The Systen Clocks为测试系统提供同步的时钟信号，这些信号通常运行在比功能测试要高得多的频率范围；这部分还包括许多测试系统都包含的时钟校验电路。其他的小模块这里不再赘述，大家基本上可以望文生义，呵呵。四、PMUPMU（Precision Measurement Unit，精密测量单元）用于精确的DC参数测量，它能驱动电流进入器件而去量测电压或者为器件加上电压而去量测产生的电流。PMU的数量跟测试机的等级有关，低端的测试机往往只有一个PMU，同过共享的方式被测试通道（test channel）逐次使用；中端的则有一组PMU，通常为8个或16个，而一组通道往往也是8个或16个，这样可以整组逐次使用；而高端的测试机则会采用per pin的结构，每个channel配置一个PMU。图2-2. PMU状态模拟图 l 驱动模式和测量模式（Force and Measurement Modes） 在ATE中，术语“驱动（Force）”描述了测试机应用于被测器件的一定数值的电流或电压，它的替代词是Apply，在半导体测试专业术语中，Apply和Force都表述同样的意思。 在对PMU进行编程时，驱动功能可选择为电压或电流：如果选择了电流，则测量模式自动被设置成电压；反之，如果选择了电压，则测量模式自动被设置成电流。一旦选择了驱动功能，则相应的数值必须同时被设置。l 驱动线路和感知线路（Force and Sense Lines） 为了提升PMU驱动电压的精确度，常使用4条线路的结构：两条驱动线路传输电流，另两条感知线路监测我们感兴趣的点（通常是DUT）的电压。这缘于欧姆定律，大家知道，任何线路都有电阻，当电流流经线路会在其两端产生压降，这样我们给到DUT端的电压往往小于我们在程序中设置的参数。 设置两根独立的（不输送电流）感知线路去检测DUT端的电压，反馈给电压源，电压源再将其与理想值进行比较，并作相应的补偿和修正，以消除电流流经线路产生的偏差。驱动线路和感知线路的连接点被称作“开尔文连接点”。l 量程设置（Range Settings） PMU的驱动和测量范围在编程时必须被选定，合适的量程设定将保证测试结果的准确性。需要提醒的是，PMU的驱动和测量本身就有就有范围的限制，驱动的范围取决于PMU的最大驱动能力，如果程序中设定PMU输出5V的电压而PMU本身设定为输出4V电压的话，最终只能输出4V的电压。同理，如果电流测量的量程被设定为1mA，则无论实际电路中电流多大，能测到的读数不会超过1mA。 值得注意的是，PMU上无论是驱动的范围还是测量的量程，在连接到DUT的时候都不应该再发生变化。这种范围或量程的变化会引起噪声脉冲（浪涌），是一种信号电压值短时间内的急剧变化产生的瞬间高压，类似于ESD的放电，会对DUT造成损害。l 边界设置（Limit Settings） PMU有上限和下限这两个可编程的测量边界，它们可以单独使用（如某个参数只需要小于或大于某个值）或者一起使用。实际测量值大于上限或小于下限的器件，均会被系统判为不良品。l 钳制设置（Clamp Settings） 大多数PMU会被测试程序设置钳制电压和电流，钳制装置是在测试期间控制PMU输出电压与电流的上限以保护测试操作人员、测试硬件及被测器件的电路。图2-2.电流钳制电路模拟图当PMU用于输出电压时，测试期间必须设定最大输出电流钳制。驱动电压时，PMU会给予足够的必须的电流用以支持相应的电压，对DUT的某个管脚，测试机的驱动单元会不断增加电流以驱动它达到程序中设定的电压值。如果此管脚对地短路（或者对其他源短路），而我们没有设定电流钳制，则通过它的电流会一直加大，直到相关的电路如探针、ProbeCard、相邻DUT甚至测试仪的通道全部烧毁。 图2-3显示PMU驱动5.0V电压施加到250ohm负载的情况，在实际的测试中，DUT是阻抗性负载，从欧姆定律I=U/R我们知道，其上将会通过20mA的电流。器件的规格书可能定义可接受的最大电流为25mA，这就意味着我们程序中此电流上限边界将会被设置为25mA， 而钳制电流可以设置为30mA。如果某一有缺陷的器件的阻抗性负载只有10ohm的话，在没有设定电流钳制的情况下，通过的电流将达到500mA，这么大的电流已经足以对测试系统、硬件接口及器件本身造成损害；而如果电流钳制设定在30mA，则电流会被钳制电路限定在安全的范围内，不会超过30mA。 电流钳制边界（Clamp）必须大于测试边界（Limit）上限，这样当遇到缺陷器件才能出现fail；否则程序中会提示“边界电流过大”，测试中也不会出现fail了。 图2-4.电压钳制电路模拟图当PMU用于输出电流时，测试期间则相应地需要进行电压钳制。电压钳制和电流钳制在原理上大同小异，这里就不再赘述了。五、管脚电路 管脚电路（The Pin Electronics，也叫PinCard、PE、PEC或I/O Card）是测试系统资源部和待测期间之间的接口，它给待测器件提供输入信号并接收待测器件的输出信号。 每个测试系统都有自己独特的设计但是通常其PE电路都会包括：l 提供输入信号的驱动电路l 驱动转换及电流负载的输入输出切换开关电路l 检验输出电平的电压比较电路l 与PMU的连接电路（点）l 可编程的电流负载还可能包括： l 用于高速电流测试的附加电路l Per pin 的PMU结构 尽管有着不同的变种，但PE的基本架构还是一脉相承的，图2-5显示了数字测试系统的数字测试通道的典型PE卡的电路结构。 图2-5.典型的Pin Electronics1. 驱动单元（The Driver）驱动电路从测试系统的其他相应环节获取格式化的信号，称为FDATA，当FDATA通过驱动电路，从参考电压源（RVS）获取的VIL/VIH参考电平被施加到格式化的数据上。如果FDATA命令驱动单元去驱动逻辑0，则驱动单元会驱动VIL参考电压；VIL（Voltage In Low）指施加到DUT的input管脚仍能被DUT内部电路识别为逻辑0的最高保证电压。 如果FDATA命令驱动单元去驱动逻辑1，则驱动单元会驱动VIH参考电压；VIH（Voltage In High）指施加到DUT的input管脚仍能被DUT内部电路识别为逻辑1的最低保证电压。 F1场效应管用于隔离驱动电路和待测器件，在进行输入-输出切换时充当快速开关角色。当测试通道被程序定义为输入（Input），场效应管F1导通，开关（通常是继电器）K1闭合，使信号由驱动单元（Driver）输送至DUT；当测试通道被程序定义为输出（Output）或不关心状态（dont care），F1截止，K1断开，则驱动单元上的信号无法传送到DUT上。F1只可能处于其中的一种状态，这样就保证了驱动单元和待测器件同时向同一个测试通道送出电压信号的I/O冲突状态不会出现。2. 电流负载单元（Current Load） 电流负载（也叫动态负载）在功能测试时连接到待测器件的输出端充当负载的角色，由程序控制，提供从测试系统到待测器件的正向电流或从待测器件到测试系统的负向电流。 电流负载提供IOH（Current Output High）和IOL（Current Output Low）。IOH指当待测器件输出逻辑1时其输出管脚必须提供的电流总和；IOL则相反，指当待测器件输出逻辑0时其输出管脚必须接纳的电