集成电路专业课程设计CMOS二输入与门.doc

课程设计任务书学生姓名： 王伟 专业班级： 电子1001班 指引教师： 刘金根 工作单位： 信息工程学院 题 目：基于CMOS二输入与门电路初始条件：计算机、Cadence软件、L-Edit软件 规定完毕重要任务：（涉及课程设计工作量及其技术规定，以及阐明书撰写等详细规定）1、课程设计工作量：2周2、技术规定：（1）学习Cadence IC软件和L-Edit软件。（2）设计一种基于CMOS二输入与门电路。（3）运用Cadence和L-Edit软件对该电路进行系统设计、电路设计和版图设计，并进行相应设计、模仿和仿真工作。3、查阅至少5篇参照文献。按武汉理工大学课程设计工作规范规定撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排：.11.22布置课程设计任务、选题；解说课程设计详细实行筹划与课程设计报告格式规定；课程设计答疑事项。.11.25-11.27学习Cadence IC和L-Edit软件，查阅有关资料，复习所设计内容基本理论知识。.11.28-12.5对二输入与门电路进行设计仿真工作，完毕课设报告撰写。.12.6 提交课程设计报告，进行答辩。指引教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目 录摘要.2绪论.3一、设计规定4二、设计原理4三、设计思路43.1、非门电路43.2、二输入与非门电路63.3、二输入与门电路8四、二输入与门电路设计94.1、原理图设计94.2、仿真分析104.3、生成网络表13五、版图设计20 5.1、PMOS管版图设计.20 5.2、NMOS管版图设计.22 5.3、与门版图设计.23 5.4、总版图DRC检查及SPC文献生成.25六、心得体会.28七、参照文献.29八、附录.30 摘要本文从设计到仿真以及背面版图制作等重要用到了Cadence IC软件和L-Edit软件等。设计题目是基于CMOS二输入与门电路，电路设计思路是使用一种二输入与非门加一种反相器来实现二输入与门功能，其中电路设计某些用是Cadence IC软件，仿真某些重要做是时序仿真，背面版图制作用是L-Edit软件，由于版图制作只使用了一种L-Edit软件，因此版图完毕之后只做了一种基本DRC检查。核心词：CMOS门电路、与非门、非门、与门AbstractIn this paper，from design to production simulation and the back of the map，mainly use the Cadence IC software and L - Edit software，etc. Design the topic is based on CMOS two input and gate，circuit design train of thought is to use a two input nand gate and an inverter to realize the input and the function of the door，the circuit design part with Cadence IC software，main do is timing simulation，simulation of the back of the map production using L - Edit software，due to the map making only USES a L - Edit software，so the layout is completed only done a basic DRC check.Keywords：CMOS gate，NAND gate，NOT gate，AND gate 绪论随着微电子技术迅速发展，人们生活水平不断提高，使得科学技术已融入到社会生活中每一种方面。而对于当代信息产业和信息社会基本来讲，集成电路是改造和提高老式产业核心技术。随着全球信息化、网络化和知识经济浪潮到来，集成电路产业地位越来越重要，它已成为事关国民经济、国防建设、人民生活和信息安全基本性、战略性产业。集成电路有两种。一种是模仿集成电路。另一种是数字集成电路。从制造工艺上可以将当前使用数字集成电路分为双极型、单极型和混合型三种。而在数字集成电路中应用最广泛就是CMOS集成电路，CMOS集成电路浮现于20世纪60年代后期，随着其制造工艺不断进步，CMOS电路逐渐成为当前集成电路主流产品。本课程设计讲是数字集成电路版图设计基本知识。然而在数字集成电路中CMOS门电路制作是非常重要。本文便是讨论CMOS与门电路设计仿真及版图等设计。版图(Layout)是集成电路设计者将设计并模仿优化后电路转化成一系列几何图形，包括了集成电路尺寸大小、各层拓扑定义等关于器件所有物理信息。集成电路制造厂家依照 版图 来制造掩膜。版图设计有特定规则，这些规则是集成电路制造厂家依照自己工艺特点而制定。不同工艺，有不同设计规则。设计者只有得到了厂家提供规则后来，才干开始设计。版图在设计过程中要进行定期检查，避免错误积累而导致难以修改。诸多集成电路设计软件均有设计版图功能，L-Edit软件版图设计软件协助设计者在图形方式下绘制版图。 对于复杂版图设计，普通把版图设计提成若干个子环节进行： （1）划分 为了将解决问题规模缩小，普通把整个电路划提成若干个模块。 （2）版图 规划和布局是为了每个模块和整个芯片选取一种好布图方案。 （3）布线 完毕模块间互连，并进一步优化布线成果。 （4）压缩 是布线完毕后优化解决过程，她试图进一步减小芯片面积。一、设计规定1、规定：用MOS器件来设计二输入与门电路。2、内容：用Cadence软件进行电路原理图绘制，生成网络表并进行交直流分析及瞬态分析。3、用L-Edit软件进行电路版图制作及DRC检查。二、设计原理二输入与门有两个输入端A和B以及一种输出端Q，只有当A端和B端同步为高电平时输出才为高电平，否则输出都为低电平，即Q=AB。与门电路符号和真值表如图1所示： ABQ 00001 0 100111图1 与门逻辑符号和真值表由于本次是用CMOS管构建二输入与门，而CMOS管基本门电路有非门、与非门、或非门等，因此要想实现用CMOS管搭建出二输入与门电路，由关系式Q=AB可知可以用一种二输入与非门和一种非门连接，这样就可以实现一种二输入与门电路。本次设计就是用一种二输入与非门加一种非门从而实现了二输入与门功能。三、设计思路3.1非门电路CMOS非门即反相器是由一种N管和一种P管构成，P管源极接Vdd，N管源极接GND，若输入IN为低电平，则P管导通，N管截止，输出OUT为高电平。若输入IN为高电平，则N管导通，P管截止，输出OUT为低电平。从而该电路实现了非逻辑运算，构成了CMOS反相器。CMOS反相器电路图如下图2所示.图2 CMOS反相器电路图当Ui=UIH=VDD,VTN导通,VTP截止,Uo=Uol0V当Ui=UIL=0V时,VTN截止,VTP导通,UO=UOHVDD低电平输出特性当输出为低电平时，即v0=VOL时，反相器P沟道管截止、N沟道管导通，工作状态如图3所示，低电平输入特性如图4所示。图3 CMOS反相器低电平输出状态图4 CMOS反相器低电平输出特性(2)高电平输出特性当输出为高电平时，即v0=VOH时，反相器N沟道管截止、P沟道管导通，工作状态如图5所示，低电平输入特性如图6所示。图5 CMOS反相器高电平输出状态 图6 低电平输入特性尚有就是CMOS电路长处:（1）微功耗。CMOS电路静态电流很小，约为纳安数量级。（2）抗干扰能力很强。输入噪声容限可达到VDD/2。（3）电源电压范畴宽。多数CMOS电路可在318V电源电压范畴内正常工作。（4）输入阻抗高。（5）负载能力强。CMOS电路可以带50个同类门以上。（6）逻辑摆幅大（低电平0V，高电平VDD）3.2二输入与非门电路二输入CMOS与非门电路，其中涉及两个个串联N沟道增强型MOS管和两个个并联P沟道增强型MOS管。每个输入端连到一种N沟道和一种P沟道MOS管栅极。当输入端A、B中只要有一种为低电平时，就会使与它相连NMOS管截止，与它相连PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个个串联NMOS管都导通，使两个个并联PMOS管都截止，输出为低电平。设计电路图如下图7所示：图7 CMOS与非门电路二输入与非门电路逻辑符号和真值表如下图8所示：图8 A B Q 0 0 1 0 1 1 1 0 1 1 1 0 如上图7中所示，设CMOS管输出高电平为“1”，低电平为“0”，图中T2、T4为两个串联NMOS管，T1、T3为两个并联PMOS管，每个输入端（A或B）都直接连到配对NMOS管（驱动管）和PMOS（负载管）栅极。当两个输入中有一种或一种以上为低电平“0”时，与低电平相连接NMOS管仍截止，而PMOS管导通，使输出Y为高电平，只有当两个输入端同步为高电平“1”时，T2、T4管均导通，T1、T3管都截止，输出Y为低电平。由以上分析可知，该电路实现了逻辑与非功能，即Y=。3.3二输入与门电路在本次设计中，二输入CMOS与门电路是由一种二输入CMOS与非门电路和一种非门（反相器）构成，其中二输入与非门涉及两个个串联N沟道增强型MOS管和两个个并联P沟道增强型MOS管，而反相器是由一种N管和一种P管构成。二输入与非门输出即为反相器输入，A、B输入端连到一种N沟道和一种P沟道MOS管栅极，输出极Q为反相器输出端。当输入端A、B中只要有一种为低电平时，与非门某些就会使与它相连NMOS管截止，与它相连PMOS管导通，输出为高电平，从而使反相器输入为高电平，使反相器NMOS管导通PMOS管截止，使反相器输出即Q端输出低电平；仅当A、B全为高电平时，才会使与非门某些两个串联NMOS管都导通，使两个个并联PMOS管都截止，输出为低电平进而使反相器某些PMOS管导通NMOS管截止，使输出端Q输出高电平，这样也就实现了二输入与门功能。设计电路图如下图8所示：图8与门电路逻辑符号和真值表如上文图1中所示。四、二输入与门电路设计4.1原理图设计一方面打开Cadence16.5选取其中Design Entry CIS子软件，在弹出窗口中选取orCAD Capture CIS，如下图9所示： 图9 软件选取进入工作界面之后在菜单栏中选取File按钮然后选取New选项下面子选项Project来建立新工程，如下图10所示：图10 新建工程文献点击OK之后就能进入工作界面，如下图11所示：图11 Cadence工作界面点击菜单栏中Place按钮选取Part选项调出元件库，然后点击右边中处加载需要用到某些元件库。从组件库引用模块:编辑反相器电路会运用到NMOS，PMOS，Vdd 与Gnd 这4 个模块，因此要从组件库中复制NMOS，PMOS，Vdd 与Gnd 这4 个模块到文献，并在PAGE1编辑画面中引用。最后画好电路原理图如下图12中所示：图12 二输入与门电路原理图4.2仿真分析电路原理图画好之后接下来便是仿真分析了，Cadence软件提供了直流分析、交流分析、瞬态分析和静态工作点分析等四种分析模式。然而本次咱们做是门电路，输入输出信号都是电平信号，研究是输入输出信号随时间变化关系，因此只需要做瞬态分析就行了。一方面点击菜单栏中Pspice按钮选取New Simulation命令来新建一种仿真文献，在Name中输入仿真文献名，点击Creat后，在本来工程文献夹中就会自动生成一种相应名字文献夹，背面所做仿真成果和工程均保存在该文献夹下，如下图13中所示图13 仿真文献建立完毕上面操作之后，会弹出如下图14中所示仿真参数设立窗口图14 仿真参数设立窗口在Analysis type（分析类型）中咱们选用Time Domain（Transient）（瞬态分析），然后在后边起始时间和终结时间分别设立0和300ms，分析时间步长设立为0.1ms。完毕之后点拟定。再在仿真工具栏中点击图标来进行仿真。这样又调出了Pspice界面，再点击来加入观测波形，如下图15中所示： 图13 仿真端口选取界面最后浮现A输入端波形如下图14中所示：图14 A输入端波形最后为了同步观测到A、B输入端和输出端Q波形，还能点击Plot菜单下Add Plot to Window命令来增长窗口显示波形，最后加入B输入口和Q输出口后波形如下图15中所示：图15 输入输出端波形显示从图中可以看到只有当A端口和B端口同步为高电平时输出口Q才为高电平，否则输出口Q始终为低电平，波形显示出电路符合与门电路功能，即Q=AB。并且从图中还能看到输出口Q波形中有某些分立线状波形，这些是由于A输入端和B输入端处在上升或者下降沿时候虽然电平并不是原则高电平，但电压并不为0，在仿真时候软件将这些电平统一作高电平解决，因此才会浮现某些分立线状波形存在。4.3生成网络表电路仿真成功之后接下来就能生成网络表了，点击仿真界面左侧图标（View Simulation Output File）就能看到生成网络表，该电路网络表如下：* 12/21/13 23:02:10 * PSpice 16.5.0 (April ) * ID# 0 * * Profile：SCHEMATIC1-yumen D:cadence projectyumendianlu-pspicefilesschematic1yumen.sim * CIRCUIT DESCRIPTION* Creating circuit file yumen.cir * WARNING：THIS AUTOMATICALLY GENERATED FILE MAY BE OVERWRITTEN BY SUBSEQUENT SIMULATIONS*Libraries：* Profile Libraries :* Local Libraries :* From PSPICE NETLIST section of E:CadenceSPB_16.5toolsPSpicePSpice.ini file:.lib nom.lib *Analysis directives：.TRAN 0 300ms 0 0.1m .PROBE V(alias(*) I(alias(*) W(alias(*) D(alias(*) NOISE(alias(*) .INC .SCHEMATIC * INCLUDING SCHEMATIC * source YUMENDIANLU.EXTERNAL OUTPUT QM_M1 N00323 N00394 N00265 N00265 MbreakP M_M2 N00323 N00285 N00265 N00265 MbreakP M_M3 N00323 N00285 N00351 0 MbreakN M_M4 N00351 N00394 0 0 MbreakN M_M6 Q N00323 0 0 MbreakN M_M5 Q N00323 N00265 N00265 MbreakP V_V1 N00265 0 5VdcV_A N00285 0 +PULSE 0 5 0 0.4us 0.5us 10ms 20msV_B N00394 0 +PULSE 0 5 0 0.4us 0.5us 20ms 40ms* RESUMING yumen.cir *.END* 12/21/13 23:02:10 * PSpice 16.5.0 (April ) * ID# 0 * * Profile：SCHEMATIC1-yumen D:cadence projectyumendianlu-pspicefilesschematic1yumen.sim * MOSFET MODEL PARAMETERS* MbreakP MbreakN PMOS NMOS LEVEL 1 1 L 100.000000E-06 100.000000E-06 W 100.000000E-06 100.000000E-06 VTO 0 0 KP 20.000000E-06 20.000000E-06 GAMMA 0 0 PHI .6 .6 LAMBDA 0 0 IS 10.000000E-15 10.000000E-15 JS 0 0 PB .8 .8 PBSW .8 .8 CJ 0 0 CJSW 0 0 CGSO 0 0 CGDO 0 0 CGBO 0 0 TOX 0 0 XJ 0 0 UCRIT 10.000000E+03 10.000000E+03 DIOMOD 1 1 VFB 0 0 LETA 0 0 WETA 0 0 U0 0 0 TEMP 0 0 VDD 5 5 XPART 0 0 * 12/21/13 23:02:10 * PSpice 16.5.0 (April ) * ID# 0 * * Profile：SCHEMATIC1-yumen D:cadence projectyumendianlu-pspicefilesschematic1yumen.sim * INITIAL TRANSIENT SOLUTION TEMPERATURE = 27.000 DEG C* NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE( Q) 50.10E-09 (N00265) 5.0000 (N00285) 0.0000 (N00323) 5.0000 (N00351)-543.6E-09 (N00394) 0.0000 VOLTAGE SOURCE CURRENTS NAME CURRENT V_V1 -1.002E-11 V_A 0.000E+00 V_B 0.000E+00 TOTAL POWER DISSIPATION 5.01E-11 WATTS JOB CONCLUDED* 12/21/13 23:02:10 * PSpice 16.5.0 (April ) * ID# 0 * * Profile：SCHEMATIC1-yumen D:cadence projectyumendianlu-pspicefilesschematic1yumen.sim * JOB STATISTICS SUMMARY* Total job time (using Solver 1) = .28五、版图设计5.1PMOS管版图设计由于L-Edit软件在进行电路版图设计之前一方面得进行元器件版图设计，而在本次电路中用到元器件有PMOS管和NMOS管，因此在画与门版图之前一方面要先绘制好PMOS管和NMOS管版图。（1）打开L-Edit程序：L-Edit会自动将工作文献命名为Layout1.tdb并显示在窗口标题栏上，如下图16中所示。（2）另存为新文献：选取执行File/Save As子命令，打开“另存为”对话框，在“保存在”下拉列表框中选取存贮目录，在“文献名”文本框中输入新文献名称，如Ex1。图16 L-Edit菜单栏（3）替代设立信息：用于将已有设计文献设定（如格点、图层等） 应用于当前文献中。选取执行File/Replace Setup子命令打开对话框，单击“From File”栏填充框右侧Browser按钮，选取X： Ledit1.1SamplesSPRexample1lights.tdb文献，如下图17所示，单击OK就将lights.tdb文献中格点、图层等设定应用在当前文献中。图17 替代设立信息窗口图18 L-Edit工作窗口设立好这些之后其他都选取系统默认值就行，然后就可以开始元件版图绘制了。一方面绘制PMOS管N Well层，在Layers面板下拉列表中选用N Well选项，再从Drawing工具栏中选取按钮，在Cell0编辑窗口画出横向24格纵向15格方形即为N Well，如图18中所示。 画好N Well层之后然后再继续按照规则一步步绘制好Active层、P Select层、Ploy层、Active Contact层、Metal1层等，每设计好一层并将其摆放到规定位置，然后进行一次DRC检查，确认与否有错误，一切都无误之后就能保存了，制作好PMOS版图如图19中所示。图19 PMOS管版图5.2NMOS管版图设计在PMOS管设计好并保存之后就能开始绘制NMOS管版图了，新建NMOS单元：选取Cell/New命令，打开Create New Cell对话框，在其中New cell name栏中输入nmos，单击OK按钮。绘制NMOS单元：依照绘制PMOS单元过程，依次绘制Active图层、N Select图层、Ploy图层、Active Contact图层与Metal1图层，完毕后NMOS单元如图20中所示。其中，Active宽度为14个栅格，高为5个栅格；Ploy宽为2个栅格，高为9个栅格；N Select宽为18个栅格，高为9个栅格；两个Active Contact宽和高皆为2个栅格；两个Metal1宽和高皆为4个栅格。图20 NMOS管版图5.3与门版图设计 在前两步中分别已经做好了PMOS管和NMOS管版图设计，接下来就能开始进行与门版图搭建和连线了。启动L-Edit程序，将文献另存为EX2，将文献lights.tdb应用在当前文献中，设定坐标和栅格。复制单元：执行Cell/Copy命令，打开Select Cell to Copy对话框，将Ex1.tdb中nmos单元和pmos单元复制到Ex2.tdb文献中。引用nmos和pmos单元：执行Cell/Instance命令，打开Select Cell toInstance对话框，选取nmos单元单击OK按钮，可以在编辑画面浮现一种nmos单元；再选取pmos单元单击OK，在编辑画面多余一种与nmos重叠pmos单元，可以用Alt键加鼠标拖曳办法分开pmos和nmos，如图21中所示。图21 元件引用由于本次绘制与门电路需要用到3个PMOS管和3个NMOS管，因此上步中引用pmos和nmos单元分别需要进行三次，然后再进行元器件之间电路连接。连接pmos和nmos漏极：由于反相器pmos和nmos漏极是相连，可运用Metal1将nmos与pmos右边扩散区有接触点处相连接，绘制出Metal1宽为4个栅格、高为11个栅格，进行电气检查，没有错误，如图22中所示。图22 版图DRC检查按照电路原理图一步一步将所有线路都连接好，然后再标出Vdd、GND节点以及输入输出端口A、B、Q等节点。例如标注Vdd和GND节点办法是单击插入节点图标，再到绘图窗口中用鼠标左键拖曳出一种与上方电源线重叠宽为39栅格、高为5个栅格方格后，将自动浮现Edit Object(s)对话框，在“On”框下拉列表中选取Metal1，如图22中所示。在Port name栏内键入Vdd，在Text Alignment选项中选取文字相对于框位置右边。然后单击“拟定”按钮。用同样方式标出GND、A、B以及Q。图22 输入输出节点设立放好上面所有节点标号之后最整个二输入与门电路版图就算做好了，接下来再进行单元名称修改。执行Cell/Rename Cell命令，打开Rename Cell Cell0对话窗口，将cell名修改为yumen。最后画好完整版图如下图23中所示。图23 二输入与门电路版图5.4总版图DRC检查及SPC文献生成版图画好之后接下来就是做总版图DRC、ERC、LVS检查以及SPC文献生成，由于本次设计是用Cadence软件做电路原理图设计，而版图设计是用L-Edit软件，因此无法做LVS检查，同步由于L-Edit软件只提供了DRC检查，因此本次设计只做DRC检查。选取Tools/DRC命令，打开Design Rule Check对话框，选中Write errors to files复选框将错误项目记录到yumen.drc文献或自行取文献名，单击“拟定”按钮，进行设计规则检查，成果如图24中所示图24 二输入与门版图DRC检查从图28中可以看到，整个与门电路版图DRC没有错误，然后接下来就能生成SPC文献了。执行Tools/Extract命令或单击图标，打开Extract对话框，在Extract definition file栏内选取X：Ledit11.1Samples SPRexample1lights.ext文献，如图25所示。图25 SPC文献设立界面选取Output标签页，在“Comments”栏中，选取Write nodes name选项，在“Write nodes and devices as”栏内选中Names项，即设定输出节点以名字浮现，并在SPICE include statement栏内输入“.include X：Tspice81modelsm12_125.md”，然后单击Run按钮，即可提取yumen.spc文献，执行File/Open命令，打开yumen.spc文献。最后与门电路SPC文献如下：* Circuit Extracted by Tanner Researchs L-Edit Version 11.10 / Extract Version 11.10 ;* TDB File： D:课件L-Edit 11.1L-Edit 11.1L-Edit 11.1workdeskEx2.tdb* Cell： yumenVersion 1.04* Extract Definition File： .samplessprexample1lights.ext* Extract Date and Time： 12/20/ - 20:17.include D:课件L-Edit 11.1L-Edit 11.1L-Edit 11.1workdeskext_devc.md* Warning： Layers with Unassigned FRINGE Capacitance.* * * NODE NAME ALIASES* 1 = OUT (34,291)* 2 = Vdd (-111,309)* 3 = GND (-111,270)* 5 = B (-35.5,285)* 6 = A (-95,286)M1 OUT 4 Vdd Vdd PMOS L=2u W=5u $ (31 301.5 33 306.5)M2 OUT 4 GND GND NMOS L=2u W=5u $ (31 277.5 33 282.5)M3 4 B Vdd Vdd PMOS L=2u W=5u $ (-25.5 301 -23.5 306)M4 4 A Vdd Vdd PMOS L=2u W=5u $ (-85 301 -83 306)M5 4 B GND GND NMOS L=2u W=5u $ (-25.5 277.5 -23.5 282.5)M6 4 A GND GND NMOS L=2u W=5u $ (-85 277.5 -83 282.5)* Total Nodes：6* Total Elements：6* Total Number of Shorted Elements not written to the SPICE file：0* Output Generation Elapsed Time：0.015 sec* Total Extract Elapsed Time：2.296 sec.END六、心得体会本次课程设计在教师悉心指引，同窗们热情协助下，我已圆满完毕了本次课程设计规定。从课题选取到详细构思和内容以及数据测试，我深刻体会到做事情不能暴躁，从电路原理图绘制到仿真，再到版图制作，每一步都要要细心仔细去完毕。在这周时间所经历学习和生活，我深刻感受到教师精心指引和无私关怀，让我受益匪浅。本次课程设计名称为“二输入与门电路设计”，通过本次课设使我对Cadence软件和L-Edit软件使用均有了更深刻理解，这将对我后来学习和工作带来莫大协助。八、参照文献权海洋主编。超大规模集成电路设计与实践，西安电子科技大学出版社，出版。 高德远主编