数字电子技术试卷及答案五套.doc

(完整word版)数字电子技术试卷及答案五套数字电子技术试卷一、 选择题： A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器、555定时器不可以组成 D 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器、编码器（A）优先编码功能，因而（C）多个输入端同时为。A、有B、无C、允许D、不允许、（D）触发器可以构成移位寄存器。A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K触发器 B. R-S触发器 C. D触发器 D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是-（ A ） A.二进制 B.八进制 C. 十进制 D.十六进制2、十进制数6在8421BCD码中表示为-（ B ） A.0101 B.0110 C. 0111 D. 10003、在图1所示电路中，使的电路是-（ A ）A. B. C. D. 4、接通电源电压就能输出矩形脉冲的电路是-（ D ）A. 单稳态触发器 B. 施密特触发器 C. D触发器 D. 多谐振荡器5、多谐振荡器有-（ C ）A. 两个稳态 B. 一个稳态 C. 没有稳态 D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-（ D ）A. 与门 B. 与非门 C. 或非门 D. 异或门 7、下列电路中属于时序逻辑电路的是-（ B ）A. 编码器 B. 计数器 C. 译码器 D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的-（ A ）A. 延迟 B. 超前 C. 突变 D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路-（ C ）A. RS触发器 B. JK触发器 C. D触发器 D. T触发器10、电路和波形如下图，正确输出的波形是-（ A ）A. B. C. D. C组：1十进制数25用8421BCD码表示为 B 。A.11001 B.0010 0101 C.100101 D.100012. 当逻辑函数有n个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2n3在何种输入情况下，“与非”运算的结果是逻辑0。 D A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是14存储8位二进制信息要 D 个触发器。A.2 B.3 C.4 D.85欲使JK触发器按Qn+1=n工作，可使JK触发器的输入端 A 。A.J=K=1 B.J=0,K=1 C.J=0,K=0 D.J=1,K=0 6多谐振荡器可产生 B 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波7在下列逻辑电路中，不是组合逻辑电路的是 A 。A.译码器 B.编码器 C.全加器 D.寄存器8八路数据分配器，其地址输入端有 B 个。A.2 B.3 C.4 D.898位移位寄存器，串行输入时经 D 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.810一个无符号8位数字量输入的DAC，其分辨率为 D 位。A.1 B.3 C.4 D.8D组：1、下列四个数中，最大的数是（B） A、（AF）16B、（001010000010）8421BCD C、（10100000）2D、（198）102、下列关于异或运算的式子中，不正确的是（B） A、AA=0B、 C、A0=AD、A1=3、下列门电路属于双极型的是（A） A、OC门B、PMOS C、NMOSD、CMOS4、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ A） A、RS=X0B、RS=0X C、RS=X1D、RS=1X5、如图所示的电路，输出F的状态是（ D ）A、AB、AC、1D、0 6、AB+A 在四变量卡诺图中有( B )个小格是“1”。A、13B、12 C、6D、5 7、二输入与非门当输入变化为( A )时，输出可能有竞争冒险。A. 0110 B. 0010 C. 1011 D. 11018、N个触发器可以构成能寄存( B )位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N9、以下各电路中，( B )可以产生脉冲定时。 A. 多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器10、输入至少( B )位数字量的D/A转换器分辨率可达千分之一。A. 9 B. 10 C. 11 D. 12二、 判断题：A组：1、MP音乐播放器含有D/A转换器，因为要将存储器中的数字信号转换成优美动听的模拟信号音乐。（）2、真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（）3、有冒险必然存在竞争，有竞争就一定引起冒险。（）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（）5、（电子专业作）FPGA是现场可编程门阵列，属于低密度可编程器件。（）B组：1、时序电路无记忆功能，组合逻辑电路有记忆功能。-（ ）2、在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。（ ）3、基本的RS触发器是由二个与非门组成。-（ ）4、A/D转换器是将数字量转换为模拟量。-（ ）5、逻辑电路如下图所示，只有当A=0，B=0时Y=0才成立。-（ ）C组：1若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ）2三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）3.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）4.编码与译码是互逆的过程。（ ）5.同步时序电路具有统一的时钟CP控制。（ ）D组：1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（ ）2、D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）3、用数据选择器可实现时序逻辑电路。（ ）4、16位输入的二进制编码器，其输出端有4位。（）5、时序电路不含有记忆功能的器件。（ ）三、 填空题：A组：、 数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路、 时序逻辑电路 。、 三态门的三种状态是指_0_、_1_、_高阻_。、 实现A/D转换的四个主要步骤是_采样_、_保持_、_量化_、_编码_。、 将十进制转换为二进制数、八进制数、十六进制数：（25.6875（ 5、寄存器分为_基本寄存器_和_移位寄存器_两种。6、半导体数码显示器的内部接法有两种形式：共 阳极 接法和共 阴极 接法。7、与下图真值表相对应的逻辑门应是_与门_输入 A B输出 F 0 00 0 10 1 00 1 118、已知L=A+C，则L的反函数为=_。9、基本RS触发器，若现态为1，SR，则触发状态应为_1_。10、（电子专业选作）ROM的存储容量为1K8，则地址码为_10_位，数据线为_8_位。B组：1、请将下列各数按从大到小的顺序依次排列：（246）8；（165）10；（10100111）2；（A4）16 （10100111）2 （246）8 （165）10 （A4）16 2、逻辑函数有三种表达式： 逻辑表达式 、 真值表 、 卡诺图 。3、TTL逻辑门电路的典型高电平值是 3.6 V，典型低电平值是 0.3 V。4、数据选择器是一种 多个 输入 单个 输出的中等规模器件。5、OC门能实现“ 线与 ”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用 三态门 。6、逻辑表达式为 ，它存在 0 冒险。7、时序逻辑电路在某一时刻的状态不仅取决于 这一时刻 的输入状态，还与电路 过去的 状态有关。8、触发器按逻辑功能可以分为 RS 、D 、JK 、T 四种触发器。9、双稳态触发器电路具有 两个稳态 ， 并能 触发翻转 的两大特性。10、模数转换电路包括 采样 、 保持 、 量化 和编码 四个过程。C组：1、二进制（1110.101）2转换为十进制数为_14.625_。2、十六进制数（BE.6）16转换为二进制数为_(10111110.011)2_。3、F=BCD+AC+AB+ABC=m(_7,10,11,12,13,14,15_)。4、F=AC+D的最小项表达式为_m (1,3,9,10,11,14,15)_。5一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入= 0 且= 0 的信号。6555定时器的最后数码为555的是 TTL 产品，为7555的是CMOS 产品。7、TTL与非门的多余输入端悬空时，相当于输入_高_电平。8数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路 、时序逻辑电路 。9对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。10、F=AB+的对偶函数是_ F=（A+B）_。D组：1、将（234）8按权展开为 282+381+480 。2、（10110010.1011）2=( 262.54 )8=( B2.B )163、逻辑函数F=+B+D的反函数= A（C+） 。 4、逻辑函数通常有 真值表 、 代数表达式 、 卡诺图 等描述形式。5、施密特触发器具有 回差 现象，又称 电压滞后 特性。6、在数字电路中，按逻辑功能的不同，可以分为 逻辑电路 和 时序电路 。7、消除冒险现象的方法有 修改逻辑设计 、 吸收法 、 取样法 和 选择可靠编码 。 8、触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。9、逻辑代数运算的优先顺序为 非 、 与 、 或 。10、寄存器按照功能不同可分为两类： 移位 寄存器和 数码 寄存器。四、 综合题A组：1、用代数法化简： 解： 2、 卡诺图化简： 解： 3、电路如下图所示，已知输入波形，试写出Y的逻辑表达式并画出输出波形。解：4、跟据给定的波形，画出电路的输出。解：5、用8选1数据选择器74LS151实现函数。解：（1）将输入变量C、B、A作为8选1数据选择器的地址码A2、A1、A0。（2）使8选1数据选择器的各数据输入D0D7分别与函数F的输出值一一相对应。 即：A2A1A0CBA， D0D70 D1D2D3D4D5D61 则8选1数据选择器的输出Q便实现了函数。6、分析下图所示的时序逻辑电路，设触发器的初态为Q1=Q0=0，试：（1） 写出输出方程，驱动方程，状态方程；（2） 列出状态转换真值表；、（3） 画出时序图；（4） 分析电路的逻辑功能。解：1. 写出各逻辑方程：驱动方程： J0=K0=1 J1=K1=将驱动方程代入JK触发器的特性方程，得：次态方程： 输出方程： 2. 列出状态表如表所示。 表解6.2SX01Q1nQ0nQ1n+1Q0n+1ZQ1n+1Q0n+1Z001101010110101000011001101000013. 画出状态图及波形图如图解所示。 （a） （b） 4. 逻辑功能分析由状态图可以很清楚地看出电路状态转换规律及相应输入、输出关系：该电路一共有4个状态00、01、10、11。当X=0时，按照加1规律从0001101100循环变化，并每当转换为11状态（最大数）时，输出Z=1。当X=1时，按照减1规律从1110010011循环变化。所以该电路是一个可控的四进制计数器，其中Z是进位信号输出端。B组：1、用公式法化简下列逻辑表达式（1）（A+B）（+） （2）A+B+C+ =B+A =12、用卡诺图化简下列逻辑表达式（1） F（A，B，C，D）=m（0，1，2，3，5，7）F= + D3、试画出Q端波形，设初始J=1，Q=0，悬空表示接高电平 4、用74LS138和门电路实现函数F= A+B,并画出逻辑电路图。 F=5、试设计一个满足下图功能的组合逻辑电路 1.真值表A B CL 0 0 00 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 00 1 1 11 L=AC+BC 6、分析下图时序电路(设初始状态为0) 1、列出时钟方程和驱动方程2、列出状态方程3、列出状态表4、画出状态图5、描述电路功能解：1、时钟方程：CP1=CP2=CP3=CP驱动方程为： 2、D触发器的特性方程为：Qn+1=D状态方程为： 3、状态表 0 0 01 0 01 0 01 1 01 1 01 1 11 1 10 1 10 1 10 0 10 0 10 0 00 1 01 0 11 0 10 1 04、状态图 （a） （b）5、功能：同步六进制计数器，电路不能自启动。 C组：1、用代数法化简：F（A，B，C，D） = m（1，2，6，7，8，10，13，14，15）参考答案：F=B C D+CD+BC+ABD（或ACD）+A B D(或A B C)2、用卡若图化简：F（A，B，C，D） = m（2，3，4，5，8，9，14，15）参考答案：F=A B C+A B C+ ABC+A B C3.分析下图逻辑电路图的功能参考答案:Y=A+B+C由真值表可以看出，只有当A，B，C三个变量全部相等的时候，输出是1，其余输出是0，这实际上是一个同比较器，即输入变量不等时，输出是1，否则输出是04. 试分析图示时序电路，列出它的状态转换真值表，画出状态转换图及相应的输出波形Q1及Q2，并说明电路的功能5.用74LS138和门电路实现下面多输出函数，画出逻辑电路图。6. 用下降沿触发的JK触发器，设计一个按自然序进行计数的同步七进制加法计数器。参看教材119页13题7.（电子专业选作）试用ROM实现下列函数参考答案：D组：1、利用公式进行化简（10）F=AD+A+AB+C+BD+ACEF+EF+DEFG解： F=AD+A+AB+C+BD+ACEF+EF+DEFG =A+ AB+C+BD+ACEF+EF+DEFG =A+C+BD+EF+DEFG =A+C+ BD+EF+DEFG = A+C+ BD+EF2、利用卡诺图进行化简（10）解：=+AC+A+CABCD00011110001101011100110011101011F=+ AC+3、用普通机械开关转接电平信号时，在触点接触瞬间常因接触不良而出现“颤抖”现象，如图 (a)所示。为此，常采用图 (b)所示防抖动开关电路。试画出波形Q和，并从中体会防抖动原理。（10）解: 电路的输出波形Q和如图所示。4、试写出图示电路的表达式，并画出相应的输出波形。（10）ABCF解： （1）按照题意，写出电路的逻辑表达式： （2）将波形图按照要求写出真值表A B CY0 0 11 0 11 1 10 1 10 0 11 0 11 0 00 0 00 1 01 1 00 1 00 0 0000100101111(3)画出波形图如下：ABCF5、分析如图所示电路，说明电路实现的逻辑功能。（15）解：（1）根据逻辑电路图写出各个输出端Y1、Y2、Y3的逻辑表达式：，（2）将逻辑表达式进行化简，得： （3）根据表达式列出真值表：A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111（4）由真值表判断电路的逻辑功能为：当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 数字电路与逻辑设计 试卷一、填空题（每空2分，共20分）1、二进制（1110.101）2转换为十进制数为 。2 、十进制数25用8421BCD码表示为 。3、数字逻辑电路按工作特性可分为两大类，即组合逻辑电路和 ，构成这两种电路的基本单元电路是集成门电路和 。4、三态门的三种状态是指0、1和 。5、在555定时器组成的脉冲电路中，脉冲产生电路有多谐振荡器，脉冲整形电路有单稳态触发器和 ，其中 属于无稳态电路。6、存储容量为8K4的SRAM，有 根地址线，用其扩展成容量为32K8的SRAM需要 片。7、ADC和DAC是沟通模拟电路和数字电路的桥梁，转换精度和 是ADC和DAC的主要技术指标也是挑选转换器芯片的主要依据。二、单项选择题，将正确结果的选项填入下面表格中（每小题2分，共 10分）。题号12345答案1、下列编码中，不属于可靠性编码的是_。ABCD码 B. 奇偶校验码 C. 格雷码 D. 汉明码2、下列电路中，属于时序逻辑电路的是_。A编码器 B计数器 C译码器 D 数据选择器3、下列函数Y=F（A,B,C）中，是最小项表达式形式的是_。 AY=A+BC BY=ABC+AC C D4、要实现,JK触发器的J、K取值应为_。AJ=0，K=0 BJ=0，K=1 CJ=1，K=0 DJ=1，K=15、用555定时器组成施密特触发器，外接电源VCC=12V电压，输入控制端CO外接8V电压时，回差电压为_。A. 4V B. 5V C. 8V D. 10V 三、将函数化简为最简与或式（1题7分，2题8分，共15分）1、代数法化简： 2、卡诺图化简：F(A,B,C,D)=m(0,2,3,5,7,8,10,11)+d(14,15)F=四、分析下图所示电路的逻辑功能（写出表达式，列真值表，描述功能）。（10分）五、由边沿触发器构成如下电路，分析触发器F1和F2驱动方程和时钟方程，简要说明两个触发器工作原理，试画出图示输入信号作用下Q1Q2的输出波形，设初态Q1Q211。 (10分)触发器F1 触发器F2Q1Q1QQABDQ1Q2RD六、一个组合电路具有3个输入端A、B、C，一个输出端F，其输入和输出波形如下图所示。要求：写出函数表达式并用74LS138译码器设计出电路实现本函数（10分）74LS138计数状态表七、计数器设计（1题10分，2题10分，共20分）（1）以74LS290为核心，添加适当的门，实现N=7计数器，要求列出有效计数状态。NQ3 Q2 Q1 Q074LS290功能表（2）以74LS163为核心，添加适当的门，实现12归3计数器（要求用2位8421BCD码表示计数状态），并简要分析计数器从910以及123实现原理。74LS163功能表CPET EPQ01 010 置数111 1计数CO=ET Q3 Q2 Q1 Q0计数器状态 910：计数器状态123：十位个位八、试说明如图所示的用555 定时器构成的电路名称，Vcc=6V，求出U T+ 、U T- 和U T+U T-U T ，并画出其输出波形。（5分）28