e901硬件设计-电子电路.doc

E901硬件设计详细文档
1引言 1
关键字： 2
2工作原理 2
3 CPU硬件说明 3
3.1 Au1200简介 3
3.2 Au1200地址空间 5
3.3 地址分配 6
3.4 中断 6
3.5 GPIO信号分配 7
3.6 CLOCK拓扑 8
3.7 电源及上电顺序 8
3.8 复位 9
3.8.1硬件复位 9
3.8.2 运行时复位 10
3.9 Boot 11
4 DDR电路设计 11
5 NOR / NAND Flash 电路设计 14
6 IDE / CF Card 电路设计 15
7 Uart / GPIO 电路设计 16
8 USB 电路设计 17
9音频电路设计 18
10视频电路设计 19
11网络电路设计 20
12 电源电路设计 20
13 参考设计 22
1 AMD Alchemy™ Au1200™ Processor Data Book 22
2. HYNIX HY5PS121621FP DATASHEET 22
3 IDT STAC9752/53 DATASHEET 22
4 FOCUS FS453-4 & FS455-6 HW v3.1 22
5 SPANSION S29GL064A DATASHEET 22
6 SAMSUNG K9F1208U0M DATASHEET 22
7 SMSC SMSC LAN91C111 DATASHEET 22
8 SIPEX SP6201 DATASHEET 22
9 AMD Alchemy™ Au1200™ Processor IDE Disk Drive Support 22

1引言
随着中国体育彩票的发展，根据市场调研和分析，各省体育彩票中心为了加强对下属各彩票销售网点的管理及信息的沟通，提高各彩票汇销售点的自身形象，加大对体育彩票的宣传力度，需要建立一套“多媒体信息发布系统”，多媒体信息发布系统是一套网络化、智能化、专业化的新型多媒体信息发布平台。该平台由播放管理中心、多媒体信息发布终端、网络平台和显示终端四部分组成，它独有的分布式区域管理技术真正实现了同一平台中不同终端区分不同彩民的传播模式。通过该平台，客户可以享受到高质量的视频多媒体信息服务，其视音频质量可达到卓越的高清电视品质。该平台以高质量的视频、音频信号、图片信息和字幕通过网络传输到本地播放器，然后由播放器将组合多媒体信息转换成显示终端（如液晶、等离子、电视机）的视频信号播出。这种信息发布模式融合了多媒体视频信息的多样性和生动性，实现了信息发布的远程集中管理和内容的随时更新，使得新闻、图片、天气预报等各种即时信息的随时插播成为可能，能够在第一时间将最新鲜的资讯传递给广大彩民。设计这套数字媒体播放平台旨在满足各省体彩管理中心的信息发布、信息交流、企业宣传的需求，为体育彩票销售提供优质、便捷的信息服务。各体育彩票销售网点不仅是一个体育彩票信息集散地，更是一个展示中国体育彩票自身形象、宣传体彩品牌的窗口。这个平台在发布信息、宣传体育彩票的同时，也能够推动各体彩销售网点之间的交流与合作，构建一个功能强大的体彩信息互动平台。
多媒体信息发布终端是多媒体信息发布系统的一个重要组成部分，负责定时的与播放管理中心相连，将以高质量的视频、音频信号、图片信息和字幕通过网络平台，下载到本地，然后由终端将组合多媒体信息转换成显示终端（如液晶、等离子、电视机）的视频信号播出。
关键字：
Alchemy Au1200、MIPS、DDR2、MAE
2工作原理
本方案由主处理器、内存、启动 ROM、主存储器、音频CODEC、视频CODEC、以太网控制器和电源转换等部分组成。其框图如图1所示
图1
终端接上外部电源后，3种电压按一定时序达到额定值，AU1200开始工作，首先从NOR FLASH启动YAMON程序，初始化内部寄存器，然后在执行BOOTER程序，从CF卡或硬盘解压LINUX内核到DDR2，启动LINUX，初始化各种设备，包括USB，FS453、STAC9753T、串口和LAN91C111等，同时挂载文件系统，执行应用程序。应用程序包括从以太网下载文件，USB更新文件，播放音视频文件。
3 CPU硬件说明
3.1 Au1200简介
Alchemy Au1200，是一款低功耗、高性能的MIPS处理器，内部架构如图2所示，主要特性包括：功耗极低：＜400mW＠400MHz；支持DDR1和DDR2内存，支持NANDFLASH启动，集成媒体加速引擎（Media Acceleration Engine，MAE）不需要外部DSP而实现视频文件的直接解码播放，从而可以简化编程环境并减少组件，USB2.0控制器支持HOST模式和DEVICE模式，从而支持更高的下载速度和更加灵活的连接，具有叠加和混合功能的LCD控制器，配备摄像头接口AES－128硬件资料加密/解密；可编程串行控制器支持IIS，AC97，SPI，SMBus，操作系统支持Windows CE5.0，Linux 2.6。

图2
3.2 Au1200地址空间

图3
一个MIPS CPU可以运行在两种优先级别上， 用户态和核心态。MIPS CPU从核心态到用户态的变化并不是CPU工作不一样，而是对于有些操作认为是非法的。在用户态，任何一个程序地址的首位是1的话，这个地址是非法的，对其存取将会导致异常处理。另外，在用户态下，一些特殊的指令将会导致CPU进入异常状态。
程序地址空间划分为4个大区域，对于在这些区域的地址，各自有不同的属性：
kuseg: 0x000 0000 - 0x7FFF FFFF (低端2G)：这些地址是用户态可用的地址，除非MMU的设置被建立好，这2G地址是不可用的。

kseg0: 0x8000 0000 - 0x9FFF FFFF(512M): 这些地址映射到物理地址简单的通过把最高位清零，然后把它们映射到物理地址低段512M(0x0000 0000 - 0x1FFF FFFF)。因为这种映射是很简单的，通常称之为“非转换的“地址区域。几乎全部的对这段地址的存取都会通过快速缓存(cache)，因此在cache设置好之前，不能随便使用这段地址。

kseg1: 0xA000 0000 - 0xBFFF FFFF(512M): 这些地址通过把最高3位清零的方法来映射到相应的物理地址上，与kseg0映射的物理地址一样。但kseg1是非cache存取的。kseg1是唯一的在系统重启时能正常工作的地址空间。这也是为什么重新启动时的入口向量是0xBFC0 0000。这个向量相应的物理地址是0x1FC0 0000。

kseg2: 0xC000 0000 - 0xFFFF FFFF (1G): 这段地址空间只能在核心态下使用并且要经过MMU的转换。在MMU设置好之前，不能存取这段区域。除非你在写一个真正的操作系统，一般来说你不需要使用这段地址空间。
3.3 地址分配
Flash Memory
地址范围
芯片选择
描述
1F80-0000--1FFF-FFFF
CS0
8MB Boot Roms (NOR FLASH)
2000-0000--23FF-FFFF
CS1
64MB NAND Flash(X8 Data)
Mapped through TLB

DDR Memory
地址范围
芯片选择
描述
使用Cached 地址范围
8000-0000--8700-0000
D_CS[0]#
128M DDR2 SDRAM
没有Cache 地址范围
A000-0000—A7FF-FFFF
D_CS[0]#
128M DDR2 SDRAM

Static Memory 接口
没有Cache 地址范围
芯片选择
描述
1900-0000—197F-FFFF
CS2
LAN91C111 Ethernet MAC/PHY
1880-0000—18FF-FFFF
CS2
IDE 设备寄存器
2000-0000—23FF-FFFF
CS1
64MB NAND Flash
3.4 中断
中断分配表
中断管脚
描述
GPIO_04
IDE中断信号
GPIO_07
LAN91C111 中断信号
GPIO_12
IDE DMA请求

3.5 GPIO信号分配

GPIO
Pin No.
功能
备注
3
C8
FS453_CLKOUT
为FS453提供时钟信号
4
D7
BRD_IRQ#
IDE 中断
5
C10
CTRL_TVOUT_RST#
控制FS453复位
6
D6
AU_SD_D2
连接到GPIO座输出
7
A9
AU_PEN_IRQ
LAN91C111 中断
8
A5
AU_SD_D1
连接到GPIO座输出
11
C19
AC97_DATA_OUT
AC97接口信号
12
B19
IDE_DMA_REQ#
IDE DMA 请求信号
19
E4
AU_SD_D0
连接到GPIO座输出
20
C20
AC97_SYNC
AC97接口信号
21
C18
AC97_RESET#
AC97接口信号
22
A21
AC97_DATA_IN
AC97接口信号
24
A22
AC97_BITCLK
AC97接口信号
26
D3
AU_SD_D3
连接到GPIO座输出
27
D17
AU_U0_TXD
串口0发送
28
B5
AU_SD_CMD
连接到GPIO座输出
29
C15
AU_U0_RXD
串口0接收
200
M21
LCD_D0
LCD DATA0
201
M22
LCD_D1
LCD DATA1
210
P21
LCD_D8
LCD DATA8
211
T20
LCD_D16
LCD DATA16

3.6 CLOCK拓扑

AU1200由外部晶振输入12M的时钟，通过内部锁相环倍频到更高的频率，通过SD得到系统总线时钟，外围总线时钟是经系统总线时钟2分频得到，DDR总线时钟是系统总线时钟经CR得到的。
3.7 电源及上电顺序
Au1200处理器电源结构：外部I/O电压和内核电压是分开的。I/O电压有3.3V和1.8V两种，内核电压是1.2V。
VDDXOK和PWR_EN这两个信号是用来控制电源上电。VDDXOK是在VDDX电压稳定后给出的。（稳定状态是电压达到正常值的90%）
PWR_EN是VDDXOK信号给出后才给出的，用来使能内核电压供给器件。
当不使用冬眠模式的时候，VDDXOK=FWTOY
下图是电源上电顺序
1． VDDX和VDDY（I/O电压）先上电
2． 当VDDX和VDDY到达稳定状态，给出VDDXOK信号
3． 给出VDDXOK信号后给出PWR_EN信号，用来使能内核电压（VDDI）电压供给器件

3.8 复位
3.8.1硬件复位
在复位信号RESTIN由低到高的过程中，VDDXOK也由低到高变化
1. The BOOT[1:0]信号应该被终止
2. VDDXOK变高后，RESETIN被终止,
3. RESETIN被取终止，RESETOUT才能被终止

3.8.2 运行时复位
1. VDDX and VDDI 保持不变，VDDXOK和PWR_EN保持不变
2.RESETIN被将保持一个有效的复位时间
3.处理器确定被复位后，产生RESETOUT信号
4.RESETIN被释放后，处理器被复位后才终止RESETOUT信号

3.9 Boot
通过判断BOOT[1：0]信号来选择从什么设备来启动Boot
Boot 设备选择如下表

我们用的是16位的NOR Flash启动的，所以BOOT[1：0]的值为0，这两个管脚接地。
4 DDR电路设计
The Au1200 SDRAM 存储控制器 支持 DDR1 and DDR2 SDRAM devices.
支持以下特征:
• 2.5-V DDR1 SDRAM support: DDR200, DDR266, DDR333, and DDR400
• 1.8-V DDR2 SDRAM support: DDR2-400 and DDR2-533
• 14个地址位
• 两个差分时钟
• Global setting for system bus to external bus ratios 2:1 or 1:1
• 2个片选
• 8-entry open bank address tag. Detects and manages up to 8 open device internal memory
banks. Above 8, finds and closes least used bank.
• 支持到27个地址位, 14 个行地址, 13个列地址.
• 支持DDR器件内部4个BANK
• 在16位或32位配置时，固定的4个Burst长度的数据存取

支持软件配置地址空间，最大寻址空间为4G，最大支持512MB

DDR时钟如下图，AU1200-400MGD时最大时钟198M

电路接口信号
信号
说明
DA[13：0]
地址输入
-行地址A0～A13
-列地址A0～A2
DBA[1：0]
BANK选择（4 BANK）
DDQ[31：0]
数据输入/数据输出
在硬件复位时，SDRAM数据总线由低变为高阻在变为低
1. VDDXOK后变为0
2.当 VDDI 有效 并且 RESETOUT信号有效时为3态
3.硬件复位完成后为0

DDQS[3：0]
双向数据选通。
DDQS0对应DQ0～DQ7上的数据；DDQS1对应DQ8～DQ15上的数据；DDQS2对应DQ16～DQ23上的数据；DDQS3对应DQ24～DQ31上的数据；
DDM[3：0]
DDM是一个写数据的输入屏蔽信号。
DDM0对应DQ0～DQ7上的数据；
DDM1对应DQ8～DQ15上的数据
DDM2对应DQ16～DQ23上的数据；
DDM3对应DQ24～DQ31上的数据

DRAS#
行地址选通
DCAS#
列地址选通
DWE#
写使能
DCK[1：0]
DCK[1：0]#
时钟输入
DCS[1：0]#
片选
DCKE
时钟使能
DRVSEL
驱动强度为总线信号选择
0：full
1:reduced
DVREF
参考电压
为VDDY/2

我们这里用两片DDR2 HYNIX-HY5PS121621BFP-C4组成128MB的内存来运行程序。其连接如下

5 NOR / NAND Flash 电路设计
NOR Flash这里用SPANSION公司的S29GL064A90TFIR4。
NAND Flash 用的是三星公司的K9F1208U0B。
NOR Flash 用来存放YAMON和AUTOBOOT程序的。
NAND Flash 用来存放内核和文件系统。
我们这里考虑到NOR Flash 容量选择和PCB封装兼容性，所以封装设计兼容4MB，8MB，16MB，32MB的容量。
NOR 和 NAND和AU1200的连接如下图。

6 IDE / CF Card 电路设计
AU1200处理器可以和PC工业标准的IDE磁盘设备通过IDE接口连接，而不需要其他额外的磁盘驱动控制器。处理器直接和3.3V IDE 设备直接连接时，无须其他逻辑，可支持PIO模式，但是要支持DMA，需要外加很小的逻辑。

AU1200 处理器IDE接口直接支持IDE设备。如3.3V IDE设备，接口可以直接和处理器连接。但是5V IDE设备就要加上容忍5V电压的缓冲芯片，因为处理器的静态总线是3.3V系统，不能直接和5V系统连接。其连接如下图

External Logic

7 Uart / GPIO 电路设计
AU1200支持两个串口，我们这里只使用一个串口，我们还引出了5个GPIO，其连接如下图

8 USB 电路设计
AU1200处理器有两个 USB2.0接口，一个只支持Host,另一个支持Host和Device，我们这里两个都用做HOST，其硬件连接如下图

9音频电路设计
AU1200处理器有两个PSC（可编程串行控制器），每个PSC是一个多协议串口控制器，可以配置成以下4种协议
1．Serial Peripheral Interface (SPI)
2．Inter-IC Sound (I2S)
3．Audio Codec-97 Controller (AC97)
4．System Management Bus (SMBus)
我们这里使用的音频解码芯片是IDT公司的STAC9753T芯片，这个芯片和处理器的接口符合AC97接口协议。和处理器接口如下图

10视频电路设计
AU1200处理器内带LCD控制器，可以连接STN和TFT LCD，我们这里使用FS453芯片和LCD控制器连接，输出3种信号：CVBS、S-VIDEO和VGA。
FS453的内部寄存器是通过串行接口来访问的，AU1200的PSC0配置为SMBUS接口和FS453连接。
FS453和处理器的连接如下

11网络电路设计
AU1200处理器内部不带以太网控制器，我们这里使用SMSC公司的LAN91C111芯片来外扩以太网接口，LAN91C111是Local Bus，和处理器其硬件连接如下

12 电源电路设计
AU1200处理器的上电是有一定顺序的，请参照3.7。
我们这里用MAX708SCSA芯片来监视3.3V电压，等3.3V上升到2.93V的时候，-RESET产生高电平。VDDXOK后，PWR_EN输出高电平，内核电压1.2V产生。
AOZ1013AI芯片输出电流3A，RT8010芯片输出电流1A
LD1117芯片输出电流800mA，SP6201芯片输出电流200mA。

1.2V 内核电压
LD1117-1.8V 为DDR2，AU1200 VDDY供电
SP6201-1.8V 为FS453供电
3.3V 为板上芯片供电
+5V 为硬盘和CF卡供电及RT8010，LD1117供电

13 参考设计
1 AMD Alchemy™ Au1200™ Processor Data Book
2. HYNIX HY5PS121621FP DATASHEET
3 IDT STAC9752/53 DATASHEET
4 FOCUS FS453-4 & FS455-6 HW v3.1
5 SPANSION S29GL064A DATASHEET
6 SAMSUNG K9F1208U0M DATASHEET
7 SMSC SMSC LAN91C111 DATASHEET
8 SIPEX SP6201 DATASHEET
9 AMD Alchemy™ Au1200™ Processor IDE Disk Drive Support

目 录

1 总 论 1
1.1 项目概况 1
1.2 建设单位概况 3
1.3 项目提出的理由与过程 3
1.4 可行性研究报告编制依据 4
1.5 可行性研究报告编制原则 4
1.6 可行性研究范围 5
1.7 结论与建议 6
2 项目建设背景和必要性 9
2.1 项目区基本状况 9
2.2 项目背景 11
2.3 项目建设的必要性 11
3 市场分析 14
3.1 物流园区的发展概况 14
3.2 市场供求现状 16
3.3 目标市场定位 17
3.4 市场竞争力分析  17
4 项目选址和建设条件 19
4.1 选址原则 19
4.2 项目选址 19
4.3 场址所在位置现状 19
4.4 建设条件 20
5 主要功能和建设规模 22
5.1 主要功能 22
5.2 建设规模及内容 26
6 工程建设方案 27
6.1 设计依据 27
6.2 物流空间布局的要求 27
6.3 空间布局原则 28
6.4 总体布局 29
6.5 工程建设方案 30
6.6 给水工程 33
6.7 排水工程 35
6.8 电力工程 38
6.9 供热工程 46
6.10 电讯工程 47
7 工艺技术和设备方案 51
7.1 物流技术方案 51
7.2 制冷工艺技术方案 67
8 节能方案分析 73
8.1 节能依据 73
8.2 能耗指标分析 73
8.3 主要耗能指标计算 74
8.4 节能措施和节能效果分析 76
9　环境影响评价 83
9.1 设计依据 83
9.2 环境影响评价应坚持的原则 83
9.3　项目位置环境现状 84
9.4　项目建设与运营对环境的影响 84
9.5　项目建设期环境保护措施 84
9.6 项目运行期环境保护措施 86
10 安全与消防 87
10.1　安全措施 87
10.2　消防 88
11 组织机构和人力资源配置 92
11.1 施工组织机构 92
11.2 基建项目部的主要职责 92
11.3 运营管理 93
11.4 人员来源、要求及培训 94
12 工程进度安排 96
12.1 建设工期 96
12.2 工程实施进度安排 96
13 投资估算与资金筹措 98
13.1 投资估算 98
投资估算包括建设项目的全部工程，主要内容有：主体建筑工程、道路硬化工程、绿化工程、其他费用及基本预备费。 98
13.2 资金筹措 99
14 财务评价 102
14.1 评价依据及方法 102
14.2 基础数据与参数选取 102
14.3 营业收入及总成本费用估算 103
14.4 利润总额估算 105
14.5 盈亏平衡分析 105
14.6 财务评价 106
15 综合效益评价 107
16 招投标管理 108
16.1 编制依据 108
16.2 招标原则 108
16.3 招标方案 109
16.4 评标要点 110
17 结论及建议 111
17.1 结论 111
17.2 建议 112

25