数字电路题库.doc

试卷A

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）
1.将十进制数（18）10转换成八进制数是 [ ]
① 20 ② 22
③ 21 ④ 23
2. 三变量函数的最小项表示中不含下列哪项 [ ]
① m2 ② m5
③ m3 ④ m7
3.一片64k×8存储容量的只读存储器（ROM），有 [ ]
①64条地址线和8条数据线 ②64条地址线和16条数据线
③16条地址线和8条数据线 ④16条地址线和16条数据线
4.下列关于TTL与非门的输出电阻描述中，正确的是 [ ]
①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻
③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻
5.以下各种ADC中，转换速度最慢的是 [ ]
① 并联比较型 ② 逐次逼进型
③ 双积分型 ④ 以上各型速度相同
6. 关于PAL器件与或阵列说法正确的是 [ ]
① 只有与阵列可编程 ② 都是可编程的
③ 只有或阵列可编程 ④ 都是不可编程的
7. 当三态门输出高阻状态时，输出电阻为 [ ]
① 无穷大 ② 约100欧姆
③ 无穷小 ④ 约10欧姆
8.通常DAC中的输出端运算放大器作用是 [ ]
① 倒相 ② 放大
③ 积分 ④ 求和
9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ]
① 16 ② 32
③ 162 ④ 216
10.一个64选1的数据选择器有（ ）个选择控制信号输入端。 [ ]
① 6 ② 16
③ 32 ④ 64
二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。）
1．已知一个四变量的逻辑函数的标准最小项表示为，那么用最小项标准表示 ，以及 ，使用最大项标准表示 ，以及 。
2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。
3．为了构成4K×16bit的RAM，需要 块1K×8bit的RAM，地址线的
高 位作为地址译码的输入，地址译码使用的是 译码器。
4．在AD的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。
5．如果用J-K触发器来实现T触发器功能，则T,J,K三者关系为 ；如果要用J-K触发器来实现D触发器功能，则D,J,K三者关系为 。
三、 简答题（每小题5分，共10分）
1．用基本公式和定理证明下列等式：

2．给出J-K触发器的特征方程，状态转移真值表，状态转移图。
四、 分析题（25分）

A

0

A

1

A

2

D

0

D

1

D

2

D

3

D

4

D

5

D

6

D

7

INH

DIS

Y

CC4512

C

B

A

1

0

F

图

4.1

D

1．8选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图4.1所示电路输出端F的最简与或形式的表达式。（9分）

表4.1 CC4512功能表
IS
INH
A2
A1
A0
Y
0
0
0
0
0
D0
0
0
0
0
1
D1
0
0
0
1
0
D2
0
0
0
1
1
D3
0
0
1
0
0
D4
0
0
1
0
1
D5
0
0
1
1
0
D6
0
0
1
1
1
D7
0
0
×
×
×
0
1
×
×
×
×
高阻

2. 如图4.2电路由CMOS传输门构成。试写出输出端的逻辑表达式。（8分）

3． 试分析图4.3所示时序电路。（8分）
(1) 该电路是同步的还是异步的？
(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。

五、设计题（30分）
1． 设计一个PLA形式的全减器。设A为被减数，B为减数，C为低位借位，差为D，向高位的借位为CO。完成对PLA逻辑阵列图的编程。（10分）

2． 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz，占空比等于60％，积分电容等于1000 pF。（10分）
（1）画出电路连接图；
（2）画出工作波形图；
（3）计算R1、R2的取值。
3． 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。要求计数器必须包括状态0000和1111，并且利用CO端作13进制计数器的进位输出。74161的功能表如下，可以附加必要的门电路（10分）
74161功能表

输

入

输
出

RD
LD
ET
EP
CP
D0
D1
D2
D3
Q0
Q1
Q2
Q3
0
´
´
´
´
´
´
´
´
0
0
0
0
1
0
´
´
­
d0
d1
d2
d3
d0
d1
d2
d3
1
1
1
1
­
´
´
´
´

计
数

1
1
0
´
´
´
´
´
´
保
持,
CO
=0
1
1
1
0
´
´
´
´
´

保
持

图5.2

试卷A_解答

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）
1. ② 2. ① 3. ③ 4. ① 5. ③
6. ① 7. ① 8. ④ 9. ④ 10. ①

二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。）
1． ∑m(2,4,6,7,9,11,12,13,15)
∑m(1,5,7,10,12,14,15)
∏M(1,5,7,10,12,14,15)
∏M(0,2,3,4,6,8,9,11,13)
2． PLA, PAL, GAL, CPLD等
3． 8， 2， 2-4
4． ±， +1
5． T=J=K， D=J=

五、 简答题（每小题5分，共10分）
1．证：右=
左==右， 证毕！
2．特征方程： （1分）
J
K

0
0

0
1
0
1
0
1
1
1

状态转移真值表： （2分）

状态转移图： （2分）

四、分析题（25分）
1．（9分）
解：根据数据选择器的工作原理，由图可得：

2．（8分）
解：
F1=A （4分）
F2=AB （4分）

3．（8分）
解：
（1）是异步的。 （2分）
（2）由图可得电路得状态方程为： （6分）

由状态方程可得状态转移表如下：
CP

0
0
0
0
1
0
0
1
2
0
1
0
3
0
1
1
4
1
0
0
5
1
0
1
6
1
1
0
7
1
1
1

由状态转移表可画出状态转移图：

功能：8进制计数器。

五、设计题（30分）
1．（10分）
解：由题意可得真值表为：（3分）

A
B
C
D
CO
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1

卡诺图为：（3分）

编程图为：（4分）

2．（10分）
解：
（1）电路连接图如下： （4分）

（2）电路工作波形图如下： （3分）

（3）tw1=0.7(R1+R2)C （3分）
tw2=0.7R2C
由题意：

解得： R2=2R1
R1=571.4Kω, 则R2=1142.9 Kω

3．（10分）
解：设计电路如下图：

试题B

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）
1. 将十进制数（3.5）10转换成二进制数是 [ ]
① 11.11 ② 10.11
③ 10.01 ④ 11.10
2. 函数的结果是 [ ]
① ②
③ ④
3. 一片2k×16存储容量的只读存储器（ROM），有[ ]个字节
①2000 ②4000
③2048 ④4096
4. 下列关于TTL与非门的输出电阻描述中，正确的是 [ ]
①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻
③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻
5. 在ADC工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是 [ ]
① abcd ② bcda
③ cbad ④ badc
6. 第一种具有实用意义的可编程器件是 [ ]
① PAL ② GAL
③ CPLD ④ FPGA
7. 可以直接现与的器件是 [ ]
① OC门 ② I2L门
③ ECL门 ④ TTL门
8. 一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为 [ ]
① 1：3 ② 1：4
③ 1：5 ④ 1：6
9. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为 [ ]
① 4 ② 5
③ 6 ④ 7
10. 芯片74LS04中，LS表示 [ ]
① 高速COMS ② 低功耗肖特基
③ 低速肖特基 ④ 低密度高速

二、填空题（把正确的内容填在题后的括号内。每空2分，共30分。）
1. 如图1所示电路，有。当输入电压时，输出电压为 ，当输入电压时，输出电压为 。

图1
2、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为 个周期。
3．4位DAC中，基准电压=10V，D3D2D1D0=1010时对应的输出电压为 。
4．D触发器的状态方程为 ；如果用D触发器来实现T触发器功能，则T、D间的关系为 ；如果要用D触发器来实现J-K触发器功能，则D,J,K三者关系为 。
5．为了构成8K×32bit的RAM，需要 块2K×8bit的RAM，地址线的高
位作为地址译码的输入。
6. PAL由 阵列， 阵列和 单元构成，其中， 阵列是可编程的。
7. 要构成17进制计数器最少需要 个触发器。
8．由555定时器构成的单稳触发器，输出脉宽TW≈ 。
三、分析题（共30分）
1. 已知七段数码管为共阴数码管，译码器为图2所示，输入是0－9的四位8421BCD码（），为了使数码管显示出相应输入，则给出译码器7段输出（）真值表，如果使用四位地址线的PROM实现该功能，画出阵列图。（7分）
A0
A1
A2
A3

a

b

c

d

e

f

g

译码器

图 2

2. 通过时序图分析如图3电路的功能，已知输入是周期方波。（7分）

图3
3. 分析图4所示时序电路。（8分）
(1) 该电路是同步的还是异步的？
(2) 列出驱动方程，状态方程，输出方程 ，状态转移表和画出状态转移图。

图4
4. 给出如图5所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。（8分）

图 5

四、设计题（每题10分，共20分）
1. 利用一片二-十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路），可以附加必要的门电路（A为被减数，B为减数，CI为借位输入，F为差，CO为借位输出）
2．设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号X1和X2一致时，输出才为1，其余情况输出为0。

试卷B_解答

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）
1. ④ 2. ③ 3. ④ 4. ③ 5. ④
6. ① 7. ① 8. ② 9. ② 10. ②

二、填空题（把正确的内容填在题后的括号内。每空2分，共30分。）
1、VI ，VREF2
2、1个
3、-6.25V
4、,,
5、16，2
6、 与，或，输出反馈，或
7、 5
8、1.1RC

三、分析题（共30分）
1、解： 列出真值表：
数字
a
b
c
d
e
f
g
0
1
1
1
1
1
1
0
1
1
1
0
0
0
0
0
2
1
1
0
1
1
0
1
3
1
1
1
1
0
0
1
4
0
1
1
0
0
1
1
5
1
0
1
1
0
1
1
6
0
0
1
1
1
1
1
7
1
1
1
0
0
0
0
8
1
1
1
1
1
1
1
9
1
1
1
0
0
1
1
阵列图

2、解：
电路功能是对时钟四分频，其时序图为

3、解：
（1） 电路是异步电路
（2） 驱动方程

状态方程

输出方程

状态转移表

Z
有效态
000
001
0
001
110
0
110
100
0
100
101
0
101
000
1
偏离态
010
000
0
011
100
0
111
000
1

状态转移图

4、解：

放电回路等效 充电回路等效

四 设计题
1、 解：先列功能表
A B CI
F CO
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0
1 1
1 1
0 1
1 0
0 0
0 0
1 1
写出F和CO的最小项表达式

画电路图：

2、 解：由于只有两个状态，所以只需要一位触发器，设S0为Q=0，S1为Q=1，列出状态转移图：

画出状态转移表：

0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 0
1 1
0 0
0 0
0 0
0 0
1 0
1 1

画出卡诺图：

写出状态方程和输出方程：
⊙
⊙
画出电路图：

试题C

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）
1.将十进制数（18）10转换成八进制数是 [ ]
① 20 ② 22
③ 21 ④ 23
2. 三变量函数的最小项表示中不含下列哪项 [ ]
① m2 ② m5
③ m3 ④ m7
3.一片64k×8存储容量的只读存储器（ROM），有 [ ]
①64条地址线和8条数据线 ②64条地址线和16条数据线
③16条地址线和8条数据线 ④16条地址线和16条数据线
4.下列关于TTL与非门的输出电阻描述中，正确的是 [ ]
①门开态时输出电阻比关态时大 ②两种状态都是无穷大输出电阻
③门关态时输出电阻比开态时大 ④两种状态都没有输出电阻
5.以下各种ADC中，转换速度最慢的是 [ ]
① 并联比较型 ② 逐次逼进型
③ 双积分型 ④ 以上各型速度相同
6. 关于PAL器件与或阵列说法正确的是 [ ]
① 只有与阵列可编程 ② 都是可编程的
③ 只有或阵列可编程 ④ 都是不可编程的
7. 当三态门输出高阻状态时，输出电阻为 [ ]
① 无穷大 ② 约100欧姆
③ 无穷小 ④ 约10欧姆
8.通常DAC中的输出端运算放大器作用是 [ ]
① 倒相 ② 放大
③ 积分 ④ 求和
9. 16个触发器构成计数器，该计数器可能的最大计数模值是 [ ]
① 16 ② 32
③ 162 ④ 216
10.一个64选1的数据选择器有（ ）个选择控制信号输入端。 [ ]
① 6 ② 16
③ 32 ④ 64
二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。）
1．已知一个四变量的逻辑函数的标准最小项表示为，那么用最小项标准表示 ，以及 ，使用最大项标准表示 ，以及 。
2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。
3．为了构成4K×16bit的RAM，需要 块1K×8bit的RAM，地址线的
高 位作为地址译码的输入，地址译码使用的是 译码器。
4．在AD的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为 Δ，如果使用舍去小数法，最大量化误差为 Δ。
5．如果用J-K触发器来实现T触发器功能，则T,J,K三者关系为 ；如果要用J-K触发器来实现D触发器功能，则D,J,K三者关系为 。
六、 简答题（每小题5分，共10分）
1．用基本公式和定理证明下列等式：

2．给出J-K触发器的特征方程，状态转移真值表，状态转移图。
七、 分析题（25分）
1．8选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图4.1所示电路输出端F的最简与或形式的表达式。（9分）

A

0

A

1

A

2

D

0

D

1

D

2

D

3

D

4

D

5

D

6

D

7

INH

DIS

Y

CC4512

C

B

A

1

0

F

图

4.1

D

表4.1 CC4512功能表
IS
INH
A2
A1
A0
Y
0
0
0
0
0
D0
0
0
0
0
1
D1
0
0
0
1
0
D2
0
0
0
1
1
D3
0
0
1
0
0
D4
0
0
1
0
1
D5
0
0
1
1
0
D6
0
0
1
1
1
D7
0
0
×
×
×
0
1
×
×
×
×
高阻

2. 如图4.2电路由CMOS传输门构成。试写出输出端的逻辑表达式。（8分）

4． 试分析图4.3所示时序电路。（8分）
(1) 该电路是同步的还是异步的？
(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。

五、设计题（30分）
4． 设计一个PLA形式的全减器。设A为被减数，B为减数，C为低位借位，差为D，向高位的借位为CO。完成对PLA逻辑阵列图的编程。（10分）

5． 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz，占空比等于60％，积分电容等于1000 pF。（10分）
（1）画出电路连接图；
（2）画出工作波形图；
（3）计算R1、R2的取值。
6． 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。要求计数器必须包括状态0000和1111，并且利用CO端作13进制计数器的进位输出。74161的功能表如下，可以附加必要的门电路（10分）
74161功能表

输

入

输
出

RD
LD
ET
EP
CP
D0
D1
D2
D3
Q0
Q1
Q2
Q3
0
´
´
´
´
´
´
´
´
0
0
0
0
1
0
´
´
­
d0
d1
d2
d3
d0
d1
d2
d3
1
1
1
1
­
´
´
´
´

计
数

1
1
0
´
´
´
´
´
´
保
持,
CO
=0
1
1
1
0
´
´
´
´
´

保
持

图5.2

试卷C答案
一．选择题（18分）
1． c 2． c 3． c 4． c 5．b
6． A 7． B 8． A 9． B
二．判断题（10分）
1．（ √ ）2．（ × ）3．（ × ）4．（ √ ）5．（ √ ）6．（ √ ）7．（ √ ）8．（ × ）9．（ × ）10．（ √ ）
三．计算题
解：（1）时，三极管截止，工作在截止区，；
（2）时，三极管导通，工作在饱和区，
四、分析题
1．①
②
2、
（1）Qn+11=XQ2 Q n+12= Y=XQ1
（2）

（3）当X=1时，该电路为三进制计数器
五：应用题
1． 解：（1）由图可以写出表达式：

（2）真值表如下：
A
B
C
AB
AC
BC

Y2
Y1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
1
0
1
0
0
0
0
1
0
1
0
1
1
0
0
1
0
1
0
1
0
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
1
0
1
0
0
1
1
0
1
1
1
1
1
1
0
1
1
(3)判断逻辑功能：Y2Y1表示输入‘1’的个数。
2． 解：（1）输入A、B、C按题中设定，并设输出
ML＝1时，开小水泵
ML＝0时，关小水泵
MS＝1时，开大水泵
MS＝1时，关大水泵；
（2）根据题意列出真值表：
A
B
C
ML
MS
0
0
0
0
0
0
0
1
0
1
0
1
0
×
×
0
1
1
1
0
1
0
0
×
×
1
0
1
×
×
1
1
0
×
×
1
1
1
1
1
（3）由真值表化简整理得到：

（4）令A=A,B=B,C=C，画出电路图：

（1）“0101” “1111” “1111”
（2）“0110”时复位

4、（1）单稳态
（2）20mS

试题 D
选择题（18分）
1．下列说法正确的是（ ）
a. 2个OC结构与非门线与得到与或非门。
b. 与门不能做成集电集开路输出结构
c. 或门不能做成集电集开路输出结构
d. 或非门不能做成集电集开路输出结构
2．下列说法正确的是（ ）
a. 利用三态门电路只可单向传输
b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）
c.三态门是普通电路的基础上附加控制电路而构成。
d.利用三态门电路可实现双向传输
3．TTL反相器输入为低电平时其静态输入电流约为（）
a．－100mA
b．＋5mA
c．－1mA
d．－500mA
4．下列等式不正确的是（ ）
a.=++
b. (A+B)(A+C) =A+BC
c. A( )=A+
d. AB+C+BC=AB+C
5．下列等式正确的是（ ）
a. A+AB+B=A +B b. AB+ A=A+
c. A( )=A+ d. A=
6．下列描述不正确的是（ ）
a．D触发器具有两个有效状态，当Q=0时触发器处于0态
b．移位寄存器除具有数据寄存功能外还可构成计数器
c．主从JK触发器的主触发器具有一次翻转性
d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象
7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3 Q2 Q1为“110”，请问时钟作用下，触发器下一状态为（ ）

图1
a．“101” b．“010” c．“110” d．“111”
8、下列描述不正确的是（ ）
a．译码器、数据选择器、EPROM均可用于实现组合逻辑函数。
b．寄存器、存储器均可用于存储数据。
c．将移位寄存器首尾相连可构成环形计数器
d．上面描述至少有一个不正确
9．下列描述不正确的是（ ）
a．EEPROM具有数据长期保存的功能且比EPROM在数据改写上更方便
b．右图所示为由555定时器接成的多谐振荡器
c．DAC的含义是数-模转换、ADC的含义是模数转换
d．上面描述至少有一个不正确

一． 判断题（9分）
1．两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（ ）
2．在优先编码器电路中允许同时输入2个以上的编码信号（ ）
3．利用三态门可以实现数据的双向传输。（）
4．有些OC门能直接驱动小型继电器。（）
5．构成一个5进制计数器需要5个触发器（ ）
6． RS触发器、JK触发器均具有状态翻转功能（ ）
7． 当时序逻辑电路存在有效循环时该电路能自启动（ ）
8． 施密特触发器电路具有两个稳态，而单稳态触发器电路只具有一个稳态（ ）
9．可用ADC将麦克风信号转换后送入计算机中处理时（ ）
三．计算题（8分）

1、在图1的反相器电路中，Vcc=5V,VEE=-10V,Rc=2KΩ,R1=5.1KΩ,R2=20KΩ,三极管的电流放大系数β=30，饱和压降VCE(sat0=0.1V,输入的高低电平分别为V1H=5V、V1L=0V,计算输入高、低电平时对应的输出电平。

图3
2．已知一个8位权电阻DAC输入的8位二进制数码用16进制表示为40H，参考电源UREF=-8V，取转换比例系数为1。求转换后的模拟信号由电压UO

四．分析题（24分）
1． 用卡诺图法将下列函数化为最简与或式
1）、Y=+B+++ABC
2)、Y(A,B,C,D)= ,给定的约束条件为
m0+ m1+m2+m4+m8=0

2．分析下面的电路并回答问题（触发器为TTL系列）

图4
（1） 写出电路激励方程、状态方程、输出方程
（2） 画出电路的有效状态图
（3） 该电路具有什么逻辑功能

五．应用题（41分）

1．分析图5所示电路，写出输出Z的逻辑函数式。并用卡洛图法化简为最简与或式。

8选1数据选择器CC4512的功能表如下
图5

A2
A1
A0
Y
0
0
0
D0
0
0
1
D1
0
1
0
D2
0
1
1
D3
1
0
0
D4
1
0
1
D5
1
1
0
D6
1
1
1
D7

2． 3---8译码器74LS138的真值表如下：

3---8译码器74LS138的真值表

序号
输 入
输 出
A
B
C

0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
0
1
1
1
1
1
1
2
0
0
1
1
1
0
1
1
1
1
1
3
0
0
1
1
1
1
0
1
1
1
1
4
0
1
0
1
1
1
1
0
1
1
1
5
0
1
0
1
1
1
1
1
0
1
1
6
0
1
1
1
1
1
1
1
1
0
1
7
0
1
1
1
1
1
1
1
1
1
0
请利用3—8译码器和若干与或非门设计一个多输出的组合逻辑电路。
输出的逻辑式为：
Z1=A+BC+AC
Z2=B+AC
Z3=B++ABC

74LS161功能表
CTP CTT CP D0 D1 D2 D3
Q0 Q1 Q2 Q3
0