芯片制造半导体工艺教程模板.doc

芯片制造-半导体工艺教程Microchip Fabrication -A Practical Guide to Semicondutor Processing 目录:第一章:半导体工业1 2 3第二章:半导体材料和工艺化学品1 2 3 4 5第三章:晶圆制备1 2 3第四章:芯片制造概述1 2 3第五章:污染控制1 2 3 4 5 6第六章:工艺良品率1 2第七章:氧化第八章:基础光刻工艺步骤-从表面准备到曝光第九章:基础光刻工艺步骤-从曝光到最终检验第十章:高级光刻工艺第十一章:掺杂第十二章:淀积第十三章:金属淀积第十四章:工艺和器件评定第十五章:晶圆加工中商务原因第十六章:半导体器件和集成电路形成第十七章:集成电路类型第十八章:封装附录:术语表#1 第一章 半导体工业-1芯片制造-半导体工艺教程 点击查看 章节目录by r53858概述 本章经过历史介绍，在世界经济中关键性和纵览重大技术发展和其成为世界领导工业发展趋势来介绍半导体工业。并将根据产品类型介绍关键生产阶段和解释晶体管结构和集成度水平。 目标 完成本章后您将能够： 1. 描述分立器件和集成电路区分。 2. 说明术语 “固态，” “平面工艺”，“N”型和“P”型半导体材料。 3. 列举出四个关键半导体工艺步骤。 4. 解释集成度和不一样集成水平电路工艺含义。 5. 列举出半导体制造关键工艺和器件发展趋势。 一个工业诞生 电信号处理工业始于由Lee Deforest 在19发觉真空三极管。1真空三极管使得收音机, 电视和其它消费电子产品成为可能。它也是世界上第一台电子计算机大脑，这台被称为电子数字集成器和计算器（ENIAC）计算机于1947年在宾西法尼亚摩尔工程学院进行首次演示。 这台电子计算机和现代计算机大相径庭。它占据约1500平方英尺，重30吨，工作时产生大量热，并需要一个小型发电站来供电，花费了1940年时400, 000美元。ENIAC制造用了19000个真空管和数千个电阻及电容器。 真空管有三个元件，由一个栅极和两个被其栅极分开电极在玻璃密封空间中组成(图1.2)。密封空间内部为真空，以预防元件烧毁并易于电子=移动。 真空管有两个关键电子功效，开关和放大。 开关是指电子器件可接通和切断电流； 放大则较为复杂，它是指电子器件可把接收到信号放大，并保持信号原有特征功效。 真空管有一系列缺点。体积大，连接处易于变松造成真空泄漏、易碎、要求相对较多电能来运行，而且元件老化很快。ENIAC 和其它基于真空管计算机关键缺点是因为真空管烧毁而造成运行时间有限。 这些问题成为很多试验室寻求真空管替换品动力，这个努力在1947年12月23曰得以实现。贝尔试验室三位科学家演示了由半导体材料锗制成电子放大器。 这种器件不仅有真空管功效，而且含有固态（无真空）、体积小、重量轻,、耗电低而且寿命长优点，起初命名为 “传输电阻器”以后很快更名为晶体管（transistor）。 John Barden, Walter Brattin 和William Shockley, 这三位科学家因她们这一发明而被授予1956年诺贝尔物理奖。 固态时代 第一个晶体管和今天高密度集成电路相去甚远，但它和它很多著名后代给予了固态电子时代诞生。除晶体管之外, 固态技术还用于制造二极管、电阻器和电容器。二极管为两个元件器件在电路中起到开关作用；电阻器是单元件器件负担限制电流作用.；电容器为两个元件器件在电路中起存放电荷作用，在有些电路中应用这种技术制造保险丝。相关这些概念和器件工作原理解释请参见第14章。 这些每个芯片中只含有一个器件器件称为分立器件（图1.4）。大多数分立器件在功效和制造上比集成电路有较少要求。大致上，分立器件不被认为是尖端产品，然而它们却用于最精密复杂电子系统中。在1998年它们销售额占全部半导体器件销售额12%。2到20世纪50年代早期半导体工业进入了一个很活跃时期，为晶体管收音机和晶体管计算机提供器件。 集成电路 分立器件统治地位在1959年走到了尽头。那十二个月，在得州仪器企业工作新工程师 Jacky Kilby 在一块锗半导体材料上制成了一个完整电路。她发明由多个晶体管、二极管、电容器和利用锗芯片天然电阻电阻器组成。这个发明就是集成电路（integrated circuit），第一次成功地在一块半导体基材上做出完整电路。 Kilby电路并不是现今所普遍应用形式，它是经Robert Noyce，然后最终在Fairchild Camera完成。图1.5是Kilby电路，我们能够注意到器件是用单独线连接起来。 早些时候在Fairchild CameraJean Horni 就已经开发出一个在芯片表面上形成电子结来制做晶体管平面制作工艺（图1.6）。平面形式是利用了硅易于形成氧化硅而且为非导体（电绝缘体）优点。Horni晶体管使用了铝蒸汽镀膜并使之形成合适形状来作器件连线，这种技术称为平面技术（planar technology）。 Horni应用这种技术把预先在硅表面上形成器件连接起来。 Kilby和Horni集成电路成为全部集成电路模式，这种技术不仅符合当初需要，而且也是小型化和推进工业发展生产有效成本制造业根源。Kilby和Horni共同享受集成电路专利。 图1.5 Kibly书中记载集成电路 工艺和产品趋势 从1947年开始，半导体工业就已经展现出在新工艺和工艺提升上连续发展。工艺提升造成了含有更高集成度和可靠性集成电路产生，从而推进了电子工业革命。这些工艺改善归为两大类：工艺和结构。工艺改善是指以更小尺寸来制造器件和电路，并使之含有有更高密度，更多数量和更高可靠性。结构改善是指新器件设计上发明使电路性能愈加好，实现更佳能耗控制和更高可靠性。 集成电路中器件尺寸和数量是IC发展两个共同标志。器件尺寸是以设计中最小尺寸来表示，叫做特征图形尺寸, 通常见微米来表示。一微米为1/10,000厘米或约为人头发1/100。 英特尔企业创始人之一Gordon Moore在1964年预言集成电路密度会每十八个月翻一番，这个预言以后成为著名摩尔定律并被证实十分正确（图1.7）。 集成度水平表示电路密度，也就是电路中器件数量。集成度水平（integration level）（图1.8）范围从小规模集成（SSI）到超大规模（ULSI）集成电路，ULSI集成电路有时称为甚大规模集成电路(VVLSI). 大众刊物上称最新产品为百万芯片（megachips）。 除集成规模外，存放器电路还由其存放比特数量来衡量（一个4兆存放器可存放四百万比特），逻辑电路规模常常见栅极（栅极是逻辑电路中基础功效元件）数量来评价。#1 第一章 半导体工业2Quote:芯片制造-半导体工艺教程 点击查看 章节目录特征图形尺寸减小by r53858从小规模集成电路发展到今天百万芯片，其中单个元件特征图形尺寸减小起了关键推进作用。这得益于光刻和多层连线技术极大提升。图1.9为二十五年中实际和预期特征图形尺寸情况。半导体工业协会（SIA）预期到特征图形尺寸会减小至50纳米（0.05微米）。3 元件尺寸减小所带来好处是电路密度增加。 我们能够用一个家庭住宅区布局做个比方来解释这个发展趋势。住宅区密度就取决于房屋大小, 占地大小和街道宽度。假如要居住更多人口，我们能够增加住宅区面积（增加芯片区域），另一个可能则是减小单个房屋尺寸并使它们占地较小。我们也能够用减小街道大小措施来增加密度，然而, 到一定程度时街道就不能再被减小了，或是就不够汽车通行宽度了，而要保持房子可居住性，房屋也不能无限制地减小，此时一个措施就是用公寓楼来替换单个房屋。全部这些措施全部应用在了半导体技术中。 特征尺寸减小和电路密度增大带来了很多益处。在电路性能方面是电路速度提升，传输距离缩短和单个器件所占空间减小使得信息经过芯片时所用时间缩短，这种愈加快性能使那些曾经等候计算机来完成一个简单工作人受益非浅。电路密度提升还使芯片或电路耗电量更小，要小型电站来维持运行ENIAC已被靠使用电池功效强大便携式电脑所替换。 芯片和晶圆尺寸增大 芯片密度从SSI发展到ULSI进步推进了更大尺寸芯片开发。分立器件和SSI芯片边长平均约为100mils（0.1英寸）， 而ULSI芯片每边长为500 mils（0.5英寸）或更大。IC是在称为晶圆（wafer）薄硅片（或其它半导体材料薄片）上制造成。在圆形晶圆上制造方形或长方形芯片造成在晶圆边缘处剩下下部分不可使用区域，当芯片尺寸增大时这些不可使用区域也随之增大。为了填补这种损失，半导体业界采取了更大尺寸晶圆。伴随芯片尺寸增大, 1960年时1英寸直径晶圆已经被200毫米和300毫米（8英寸和12英寸）晶圆所替换。 缺点密度减小 伴随特征图形尺寸减小，在制造工艺中减小缺点密度和缺点尺寸需要就变得十分关键。在尺寸为100微米晶体管上有一个1微米灰尘可能不是问题，但对于一个1微米晶体管来说会是一个造成元件失效致命缺点(图1.11)。正因为如此，污染控制需要使得建造一个IC制造厂花费升至十亿美元。 内部连线水平提升 元件密度增加带来了连线问题。在住宅区比方中, 用来增加密度策略之一是减小街道宽度，不过到一定程度时街道对于汽车通行来说就会太窄。一样事情也会发生在IC设计中，元件密度增加和紧密封装减小了连线所需空间。处理方案是在元件形成表面上使用多层绝缘层和导电层相互叠加多层连线。 SIA发展方向 关键IC参数是相互关连。摩尔定律预言了未来元件密度，由此引发了集成度水平（元件密度）、芯片尺寸、缺点密度（和尺寸）和所要求内部连线数量水平计算。半导体工业协会以一系列“路线图”形式对这些及其它关键器件和产品参数未来作了展望。 孔连接 M1=第一层金属 M2=第二层金属 图 1.12 经过平面化工艺含有两金属VLSI经典结构横切面, 它显示了经过平面化工艺后孔深范围. (经Solid State Technology许可) 芯片成本 可能工艺和产品提升所带来最大影响就是芯片成本。图1.14展示了80年代时存放器芯片成本逐年下降情况。对于任何成熟产品这个曲线全部有代表性。价格开始时高，但伴随技术成熟和制造效率提升价格会下降并最终达成稳定。即使芯片性能提升了，但价格却在连续地下降。在开始30年中，半导体工业受到过2到5次经济冲击，这和铁路工业受到冲击在同一时期。4影响芯片成本原因将会在第15章讨论。 成本降低和性能提升这两个原因推进了固态电子在产品中使用。到90年代时, 一个汽车全部计算能力已经超出了第一架月球太空探测器，个人计算机更是令人鼓舞。今天，中等价位台式机便有IBM在1970年制造大型机计算能力。图1.15说明了芯片关键工业用途。 到时, 全世界工业生产晶体管将达成每个人十亿。5 半导体工业发展 在整体上, 半导体工业一直在全世界范围连续增加。从它50年代诞生时起，它在全世界每十二个月销售额正在靠近亿美元，其对应供给商产业超出了300亿美元。6有趣是, 即使半导体工业显示出了成熟迹象，但其增加速度还是高于其它成熟工业，这说明了它仍有很大发展潜力。（图1.16） 图1.17为DRAM性能提升一个例子，说明了多少卷大百科全书能够被存放在更大容积DRAM芯片中。 半导体工业连续发展和进步使之在90年代中期时占据了世界主导地位，并超出汽车工业成为美国附加值最高工业（图1.18）。 半导体工业组成 电子工业可分为两个关键部分：半导体和系统（或产品）。半导体包含材料供给商、电路设计、芯片制造和半导体工业设备及化学品供给商。系统部分包含设计和生产众多基于半导体器件、包含到从消费类电子产品到太空飞船产品。电子工业还涵盖了印刷电路板制造商。 半导体产业由两个关键部分组成。一部分是制造半导体固态器件和电路企业，生产过程称为晶圆制造（wafer fabrication）。在这个行业中有三种类型芯片供给商，一个是集设计、制造、封装和市场销售为一体企业；另一个是做设计和晶圆市场企业，它们从晶圆代工厂购置芯片；还有一个是晶圆代工厂, 它们能够为用户生产多个类型芯片。 以产品为终端市场生产商和为内部使用生产商全部生产芯片。以产品为终端市场生产商制造并在市场上销售芯片，以产品为内部使用生产商它们终端产品为计算器、通讯产品等等，生产芯片用于它们自己终端产品，其中部分企业也向市场销售芯片。还有部分生产专业芯片内部使用，在 市场上购置其它芯片。在80年代, 在以产品为内部使用生产商中进行芯片制造百分比有上升趋势#1 第一章 半导体工业3生产阶段 by r53858固态器件制造有四个不一样阶段。（图1.19） 它们是材料准备、晶体生长和晶圆准备、晶圆制造、封装。 在第一个阶段，材料准备（见第二章）是半导体材料开采并依据半导体标准进行提纯。硅是以沙子为原料经过转化成为含有多晶硅结构纯硅（图1.21）。 在第二个阶段，材料首先形成带有特殊电子和结构参数晶体，再进行晶体生长，以后，在晶体生长和晶圆准备（见第三章）工艺中，晶体被切割成称为晶圆薄片，并进行表面处理（图1.21）。另外半导体工业也用锗和不一样半导体材料混合物来制作器件和电路。 材料准备 晶体生长和晶圆准备 晶圆制造 封装 第三个阶段是晶圆制造，也就是在其表面上形成器件或集成电路。在每个晶圆上通常可形成200到300个一样器件，也可多至几千个。在晶圆上由分立器件或集成电路占据区域叫做芯片。晶圆制造也可称为制造、FAB、芯片制造或是微芯片制造。晶圆制造可有几千个步骤，它们可分为两个关键部分：前线工艺是晶体管和其它器件在晶圆表面上形成；后线工艺是以金属线把器件连在一起并加一层最终保护层。 遵照晶圆制造过程，晶圆上芯片已经完成，不过依旧保持晶圆形式并 且未经测试。下一步每个芯片全部需要进行电测（称为晶圆电测）来检测是否符适用户要求。晶圆电测是晶圆制造最终一步或是封装（packaging）第一步。 二氧化硅(沙子) 含硅气体 硅反应炉 多晶硅 1.20 二氧化硅到半导体应用级硅转化 多晶硅 硅晶体生长 硅晶圆 封装经过一系列过程把晶圆上芯片分割开然后将它们封装起来。封装起到保护芯片免于污染和外来伤害作用，并提供坚固耐用电气引脚以和电路板或电子产品相连。封装是在半导体生产厂另一个部门来完成。 绝大数芯片是被单个地封装起来，不过混合电路、多芯片模块（MCMs）或直接安装在电路板上（COB）形式正在日趋增加。混合电路是在陶瓷基片上将半导体器件（分立和IC）和厚或薄膜电阻及导线还有其它电子元件组合起来形式，这些技术将在第18章中作出解释。 开发十年(1951-1960) 即使固态电子极大优点早已为人所知，但小型化带来优越性直到20年后才被认识到。在二十世纪五十年代，工程师开始着手工作并制订了很多今天仍在使用基础工艺和材料。 使半导体器件工作结构是 “PN结”（图1.24），它由富含电子区域（负极或N型）和相邻富含空穴区域（失去电子有正电性或P型）一起组成（见第11章）。 晶体管要有两个结才能工作（见第16章）。早期商业化晶体管是双极型，而且到二十世纪七十年代一直占据统治地位。双极是指晶体管含有工作在正电流和负电流情况下结构。其它制作固态晶体管关键方法是场效应管（FET），William Shockley在1951公布了FET工作原理。这种晶体管只用一个类型电流来工作所以又叫做单极器件。以后大量上市FET是含有以一个称为金属氧化物（MOS）结构晶体管。 William Shockley和贝尔试验室对半导体技术传输有不可磨灭功绩。Shockley在1955年离开了贝尔试验室并在加利福尼亚Palo Alto创建了Shockley试验室。即使她试验室未能幸存下来，不过它在西海岸建立了半导体制造业并为以后著名硅谷奠定了基础。贝尔试验室对它半导体技术授以许可证并转给制造企业, 这促进了半导体工业腾飞。 早期半导体器件是用锗材料来制造。得州仪器企业在1954年引入了第一个硅晶体管改变了这一趋势。而在1956和1957年贝尔试验室两个技术进步，扩散结和氧化掩膜平息了哪种材料会占主流问题。 氧化掩膜发展带来了硅时代。二氧化硅（SO2）可在硅表面上均匀地生成，而且有和硅相近膨胀系数，使得在进行高温处理时不会出现翘起变形， 二氧化硅还是绝缘材料可在硅表面上充当绝缘物。另外，它对形成N和P型区所需掺杂物有良好阻挡作用。 因为这些技术进步，Fairchild Camera在1960年引入了平面技术。使用上面提到技术可在制造过程中形成（扩散）和保护（二氧化硅）PN结。氧化掩膜发展也使得可经过晶圆表面形成两个PN结（图1.26），也就是它们全部在一平面中。这种工艺将半导体技术引入了Robert Noyce用薄膜连线时代。 经过刻有图案氧化层对晶圆参杂 金属导电层 图1.25 基础硅平化工艺 双极型晶体管 外延层 晶圆 1.26 在外延层上形成两次渗透双极型晶体管 贝尔试验室又构思出了在晶圆表面沉积一层称为外延层高纯度膜，再在其上形成晶体管技术（图1.27），使用这种技术可制做出更高速度晶体管，并提供了一个使得在双极电路中元件封装更紧密方案。 五十年代确实是半导体发展黄金时期，几乎全部基础工艺和材料全部是在这个很短时期内开发出来。在这十年里，由开始用锗材料制造小量简单器件，发展到奠定了半导体未来第一块集成电路和硅材料基础。 工艺十年(1961-1970) 二十世纪六十年代是工艺工程师和企业创建时代。在五十年代价格下降趋势就开始形成了，在六十年代, 涌现出很多新芯片制造商，这使得工艺工程师需要开发高产量工艺来制造低价格芯片。在这十年里，技术伴随工程师在硅谷、波士顿128号路区域和得克萨斯州不一样企业间流动而传输。 在五十年代, 多数半导体制造设备是由芯片制造商内部制造或改装，一样，多数化学品也是在按工业级水平采购以后在内部进行 “清洁”。 到了六十年代，芯片制造厂数量猛增，而且工艺靠近了吸引半导体特殊供给商水平。 五十年代很多关键人物创建了新企业。Robert Noycee 离开了Fairchild 建立了英特尔（和Andrew Grove，Gorden Moore一起）, Charles Sporck也离开了Fairchild开始经营国家半导体企业，Signetics 成为了第一家专门从事IC制造企业。新器件设计通常是企业开始动力，然而, 价格下跌是一个残酷趋势，会将很多新老企业驱逐出局。 价格下跌因为1963年时塑封在硅器件上使用而加速，也在同十二个月，RCA宣告开发出了绝缘场效应管（IFET），这为MOS工业发展铺平了道路。RCA还制造出了第一个互补型MOS（CMOS）电路。 在七十年代，半导体制造从试验室小批量发展到了生产线大批量制造，也形成了产量和利润之间关系。 产品十年（1971-1980） 在二十世纪七十年代开始，半导体IC制造关键在MSI水平，向有利润并高产LSI发展在某种程度上受到了膜版引发缺点和由接触光刻机（Conact Aligner）造成晶圆损伤阻碍。实际上，现存全部工艺在首先或其次全部代表着是更高水平电路产品量产障碍。 PERKIN和ELMER企业开发出了第一个实际应用投射光刻机，从而处理了膜版和光刻机缺点问题。在这十年中，洁净间结构和运行得到了提升，并出现了离子注入机, 用于高质量膜版E-BEAM机, 用于晶圆光刻膜版步进式光刻机（Stepper）开始出现。 工艺过程自动化从SPIN/BAKE和DEVELOP/BAKE开始，从操作员控制发展到工艺过程自动控制提升了产量和产品一致性。对基于设备工艺依靠使得半导体工业水平上升到新高度，工业销售额上升至每十二个月100亿美元。 当工艺和设备结合时，这个时期发展就面向了全世界，伴随工艺提升对固态器件物理有了更细致了解，这使得全世界学习这一工艺学生，未来工程师们也掌握了这一技术。 自动化十年(1981-1990) 来自市场压力成为工艺过程自动化首要动力，其次是越来越多工艺步骤。特征图形尺寸每次减小全部会带来新问题，如更多金属层要求更多工艺步骤。机器会根据预先设好步骤自动处理晶圆，然后再回到传输器中。大多数工艺实现自动化后，在二十世纪八十年代焦点是在怎样生产区域去掉操作工和怎样实现材料自动运输。因为人是关键污染源，所以要求将操作工减到最少；最严密规程也不能控制人员搬移晶圆时产生微粒污染，这些问题将在第4章中做具体介绍。单个工艺自动化使半导体工业面临开发在多种机器间传输晶圆方法挑战。 这方面问题成了自动化十年关键，以达成无人化目标。 当大多数工业向制造标准化发展时候，半导体工业却恰好相反。即使大多数晶圆厂含有很好控制和特征，但同时, 多种趋势促进制造商设计愈加复杂芯片，新设计又给制造商提出新挑战而造成新工艺开发。在这些精密复杂水平上，就需要机器自动化来完成工艺控制和反复性。 二十世纪八十年代开始时美国和欧洲占统治地位，日本半导体生产商崛起，半导体工业成为世界范围工业，随之而来是“四小虎”香港, 台湾, 新加坡和南韩半导体工业发展。 产品纪元(1991-) 从二十世纪七十到八十年代, 1微米特征图形尺寸障碍显示了机遇和挑战，机遇是指这会是一个含有极高速度和存放能力芯片纪元。挑战是传统光刻因为增加表面步骤、新增层和晶圆尺寸增大造成局限。1微米障碍是在试验室突破，到1990年50%生产线在生产微米级和低于微米级产品。7 工业发展到了成熟后，更多传统上关键被放在生产和市场问题上。早期盈利策略是走发明路径，也就是总要把最新和最优异芯片抢先推向市场，以取得足够可支付研发和设计费用利润。这种策略带来利润能够克服良品率和低效率问题。 工艺控制上技术（竞争）和改善传输把更多工业关键转移到了产品问题上。多个关键产能原因是：自动化、成本控制、工艺特征化和控制及人员效率。 控制成本策略包含：设备成本关系具体分析；新厂布局（如集束机器）；自动化机械手；晶圆隔离技术（WIT）；计算机集成制造（CIM）；优异完善统计工艺控制；优异测量仪器；立即库存系统, 及其它（见15章） 技术推进原因, 特征图形尺寸减小, 晶圆尺寸增大, 和良品率提升全部存在客观和统计上限制。不过产能提升（包含很多原因）是连续赢利源泉。晶圆工厂投资巨大（10-30亿美元），其设备和工艺开发一样耗资巨大。在研发0.35微米以下技术时，X-RAY和深紫外光（DUV）光刻或传统光刻改善全部是巨大花费，一样, 在生产中也花费巨大。 这并不是说技术进步停止了，正相反，很多在十年中会用到技术还是未知或处于很原始发展状态。技术提升正在变成演化性而不是革命性。工程师正在学会怎样在以技术飞跃来处理问题之前，从工艺过程中挖掘生产力。这是工业成熟另外一个信号。 可能这十年关键技术改变就是铜连线。铝连线在多个方面显现出不足，尤其是和硅接触电阻。铜是一个很好材料但它不易沉积和刻蚀，它假如接触到硅会对电路造成致命影响。IBM8开发出了可实用铜工艺，并在90年代末几乎立即被业界接收。 极小纪元 微观技术在公众感觉中意味着 “小”，在科学中是指十万分之一。所以，特征图形尺寸和栅极宽度以微米来表示，如 0.018微米。纳米正在被广泛使用，上述栅级宽度则为180纳米。9 在半导体协会1997年国家技术发展路线图（National Technology Roadmap for semiconductors，NTRS）中，对半导体通向极小纪元道路作了描绘。栅极宽度到会达成50纳米，但这并不轻易实现。伴随器件尺寸变更小会有一系列可预见事情，优点是愈加快运行速度和更高密度。然而, 更小尺寸要求更精密工艺和设备。栅极区域是MOS晶体管很关键部分。 更小栅极更易受污染干扰，这将推进更洁净化学品和工艺发展。低度污染要求更敏感测量技术，表面粗糙度也成为一个要控制参数。伴随器件之间愈加紧凑，需要更多层金属连线层结构，而同时，要保持表面足够平以满足光刻要求，这给平面技术带来了一定压力。更多层金属连线会带来更高电阻。新金属材料，如铜也就成了需要。要取得这些进步就需要更洁净制造厂，极为纯净材料和化学品和集束设备使用，将对污染暴露减至最小和并提升生产效率。 晶圆直径将会达成450毫米以上，工厂自动化水平也将遍布到机器之间，而且带有集成工艺监测系统。更多高水平工艺将会要求更高产量晶圆制造厂，这些厂成本到将达成100亿。10来自巨大投资压力迫使研发和建厂速度愈加快。 到, 半导体工业和集成电路会和现今大不相同，并将抵达硅晶体管基础物理上极限。伴随很多对低端技术新用途需求不停出现，硅工业还将会活跃，比如烤面包机和电冰箱不太可能使用最新尖端产品。新材料会在试验室出现，混合物半导体，如镓/砷化物（GaAs）就是候选。技术如分子束（MBE）（12章）可能被用来一次一和原子方法制作新材料。 能够毫无疑问地说伴随材料和工艺不停向前推进，半导体工业将继续是主导工业，也还能够毫无疑问地说IC使用将继续以未知方法改变我们世界。 关键术语和概念 固体器件 集成电路 二极管 集成度/电路密度 电容 平化处理（工艺） 电阻 半导体制造四个阶段 晶体管 芯片尺寸 分立器件 特征图形尺寸 晶圆 半导体材料 价格侵蚀 混合电路 复习问题 1 列出四种类型分立器件。 2 描述固体器件相对于真空器件优点。 3 一块VLSI较一块ULSI集成电路有更多元件。（对或错） 4 描述混合电路和集成电路区分。 5 叙述制造晶圆工艺阶段。 6 叙述制造芯片工艺阶段。 7 描述N/P结构。 8 描述术语录“特征尺寸”含义。 9 列出推进半导体工业三个趋势。 10.描述半导体封装功效#1 第二章 半导体材料和工艺化学品-1第二章 半导体材料和工艺化学品-1 by r53858概述 半导体材料拥有特有电性能和物理性能，这些性能使得半导体器件和电路含有独特功效。这些性能会和原子基础性能、固体、本征半导体和掺杂半导体电性能一同分析。在本章第二部分，我们会讨论适适用于工艺化学品基础化学。 目标 完成本章后您将能够： 1.分清原子各个部分。 2.说出掺杂半导体两种特征。 3.列出最少三种半导体材料。 4.列出和硅相比，砷化镓优缺点。 5.解释N型和P型半导体材料在组成和电性能方面不一样。 6.描述电阻率和电阻特征。 7.指明酸，碱和溶剂不一样。 8.列出自然界四种状态。 9.给出原子、分子和离子定义。 10.解释最少四种化学品安全操作规则。 原子结构 玻尔原子 要想了解半导体材料就必需了解原子结构基础知识。 原子是自然界基础结构单元。自然界中任何事物全部是由96种稳定12种不稳定元素组成。每一个元素全部有不一样原子结构，不一样结构决定了元素不一样特征。 黄金特征也是由黄金原子结构决定。假如一块黄金不停地被分割而变小，那么最终会留下一小块，仍然能展现出黄金特征，这一小块就是原子。 深入分下去，就会产生组成每个原子三个部分。它们被称作亚原子粒子，也就是质子，中子和电子。这些亚原子粒子各有其特征。要组成金原子就要求这些亚原子粒子有特定组合和结构。著名物理学家尼尔斯玻尔最早把原子基础结构用于解释不一样元素不一样物理、化学和电性能（图2.1）。 e-=电子 +=质子 N=中子 O=未填充电子位置 图2.1 玻尔原子模型 在玻尔原子模型中，带正电质子和不带电中子集中在原子核中，带负电电子围绕原子核在固定轨道上运动，就象太阳行星围绕太阳旋转一样。带正电质子和带负电电子之间存在着吸引力，不过吸引力和电子在轨道上运行离心力相抵，这么一来原子结构就稳定了。 每个轨道容纳电子数量是有限。在有些原子中，不是全部位置全部会被电子填满，这么结构中就留下一个“空穴”。当一个特定电子轨道被填满后，其它电子就必需填充到下一个外层轨道。 元素周期表 不一样元素，其原子中电子、质子和中子数是不一样。幸运地是，自然界把这些亚原子粒子有序地组合起来。假如对决定原子结构部分规则进行研究，就会对了解半导体材料和工艺化学品特征有帮助。原子（也是元素）范围包含从最简单氢原子（有一个电子）到最复杂铹（有103个电子）。 氢原子只包含一个原子核中质子和一个电子。这种组合解释了原子结构第一条规则。 1.在任何原子中全部有数量相等质子和电子。 2.任何元素全部包含特定数目标质子，没有任何两种元素有相同数目标质子。氢在原子核中有一个质子，而氧原子有八个。 这条规则引出了大家对每种元素指定特定序数做法，“原子序数”就等于原子中质子数目（也就是电子数目）。元素基础参考就是元素周期表（图2.2）。周期表中每种元素全部有一个方格，内有两个字母。原子序数就在方格左上角。钙 （Ca）原子序数为20，所以我们立即知道钙原子核中有20个质子，轨道系统上有20个电子。 中子是中性不带电粒子，和质子一起组成原子核。 图2.3表示出了一号元素氢，三号元素锂和十一号元素钠原子结构图。当建立这些结构图时候，就能够观察到电子在适宜轨道上分布规则。该规则就是每个轨道（n）只能容纳2n2个电子。按此算法，一号轨道只能容纳2个电子。该规则迫使锂第三个电子进入第二个轨道。第二个轨道电子数受该规则限制最多有8个，第三轨道电子数最多有18个。所以在建立有11个质子和电子钠原子结构图时，开始两个轨道容纳了10个电子，第十一个电子就留在第三个轨道上。 这三个原子有一个共性，每种原子最外层全部只有一个电子，这显示出了元素另外一个可观察到事实。 2.2 元素周期表 第一号元素：氢 第三号元素：锂 第十一号元素：钠 图2.3 氢、锂和钠原子结构 1.有相同最外层电子数元素有着相同性质，这个规则就反应在周期表中。注意氢、锂和钠全部出现在标着罗马数字I 竖列中，这个竖列数就代表最外层电子数，每一列元素全部有着相同性质。 2.最外层被填满或拥有八个电子元素是稳定，这些原子在化学性质上要比最外层未填满原子更稳定。 3. 原子会试图和其它原子结合而形成稳定条件¾¾各轨道被填满或最外层有八个电子。 如掺杂半导体这一节所叙述，规则4和5影响着N型和P型半导体材料形成。#1 第二章 半导体材料和工艺化学品-2第二章 半导体材料和工艺化学品-2 by r53858电传导 导电子 很多材料一个关键特征就是导电或支持电流。电流其实就是电子流动。假如元素或材料中质子对外层电子束缚相对较弱，电传导就能够进行。在这么材料中，这些电子能够很轻易地流动和建立电流，这种情况存在于大多数金属中。 材料导电性用一个叫做导电率原因来衡量。导电率越高，材料导电性越好。导电能力也用导电率倒数，即电阻率来衡量。材料电阻率越低，对应导电能力也越好。 C=1/ 3个导体分别为铜、银、金 图2.4 三个最好电导体 其中C=导电率 =单位为欧姆-厘米（-cm）电阻率 绝缘体和电容器 和导电性相正确是，有些材料中表现出核子对轨道电子强大束缚，直接效果就是对电子移动有很大阻碍，这些材料就是绝缘体。它们有很低导电率和很高电阻率。在电子电路和产品中，绝缘体如二氧化硅用作绝缘。 象做三明治那样把一层绝缘体夹在两个导体之间就形成了一个电子设备即电容。在半导体结构中，MOS栅结构，被绝缘层隔开金属层和硅基体之间和其它结构中全部存在电容（参看第16章）。电容实际效用就是存放电荷。电容在存放器中用于信息存放，消除在导体和硅表面垒集不利电荷，而且形成场效应晶体管中工作器件。薄膜电容能力和其面积和厚度和一个特征指数即绝缘常数。半导体金属传导系统需要很高导电率，所以也就是需要低电阻和低电容材料。这些材料就是低绝缘常数绝缘体，用于传导层间隔离绝缘层需要高电容或高绝缘常数绝缘体。 C = 电容 k 材料绝缘常数 E0 = =空间介电常数（=空间有最高电容） A = 电容面积 t = 绝缘材料厚度 电阻 和导电率程度（和电阻率）相关电因子就是特定体积材料电阻。电阻是材料电阻和尺寸因子，图2.5所表示，电流电阻由欧姆来衡量。 R=电阻 L=长度 W=宽度 D=高度 A=横截面积=WxD P=材料电阻率 图2.5 长方形棒电阻 公式定义了特定材料特定体积电阻（在图中，体积由三个维度X,Y,Z矩形）。这种关系类似于密度和重量，密度为材料特征，重量为特定体积材料所受力。 电流类似和水管中水流。对于给定水管直径和水压，只有一定量水会流出水管，水流阻力能够经过增加水管直径，缩短水管和增加水压。在电子系统中，经过增大材料横截面，缩短部件长度，增大电压（类似于水压）和减小材料电阻，能够增强电流。 本征半导体 半导体材料，顾名思义就是本身就有部分天然导电能力材料。有两种半导体元素硅和锗，在元素周期表中在第四列（图2.6）。另外，还有好几十种化合物材料（化合物就是两个或更多元素化合材料）也表现出半导体特征这些化合物源自第三列和第四列元素，如砷化镓和磷化镓。其它化合物源自第二列和第六列元素。 本征，该术语指是材料处于纯净状态而不是掺杂了杂质或其它物质。 Ge为元素半导体 3到5族化合物半导体 图2.6 半导体材料 掺杂半导体 半导体材料在其本征状态是不能用于固态元件。不过经过一个叫做掺杂工艺，能够把特定元素引入到本征半导体材料中。这些元素能够提升本征本导体导电性。掺杂材料表现出两种独特特征，它们是固态器件基础。这两种特征是： 1.经过掺杂正确控制电阻率 2.电子和空穴导电 掺杂半导体电阻率 金属导电率范围在每欧姆厘米104到106之间，该范围含义可经过对图2.5所表示电阻进行测试得到。假如固定体积金属电阻率确定，改变电阻唯一方法是改变金属形状。而在有半导体特征材料中，电阻率能够改变，从而在电阻设计中增加了又一个=度。半导体就是这么材料，其电阻率范围能够经过掺杂扩展到10-3到103之间。 半导体材料能够掺杂部分元素以达成一个有用电阻率范围，材料或多电子（N型）或多空穴（P型）。 图2.7显示出