第1章集成电路的基本制造工艺1.ppt

第第1章集成章集成电路的基本制造工路的基本制造工艺11.1.集成电路的基本概念集成电路的基本概念2.2.半导体集成电路的分类半导体集成电路的分类3.3.半导体半导体集成电路的几个重要概念集成电路的几个重要概念2024/5/31 周五周五2 2内容概述内容概述集集成成电电路路双极型集成电路双极型集成电路MOS集成电路集成电路按器件类型分按器件类型分按集成度分按集成度分SSI（100以下以下个等效门）个等效门）MSI（10103 3个等效门）个等效门）LSI（10104 4个以上等效门）个以上等效门）TTL、ECLI2L等等PMOSNMOSCMOS集成度、特征尺寸、硅片直径、芯片尺寸集成度、特征尺寸、硅片直径、芯片尺寸集成度、特征尺寸、硅片直径、芯片尺寸集成度、特征尺寸、硅片直径、芯片尺寸按信号类型分按信号类型分模拟集成电路模拟集成电路数字集成电路数字集成电路BiCMOS集成电路集成电路数模混合集成电路数模混合集成电路2024/5/31 周五周五3 32024/5/31 周五周五4 4第一章第一章集成电路制造工艺集成电路制造工艺2024/5/31 周五周五5 5集成电路基本制造工艺集成电路基本制造工艺双极集成电路的基本制造工艺双极集成电路的基本制造工艺双极集成电路中的元件结构双极集成电路中的元件结构双极集成电路的基本工艺双极集成电路的基本工艺MOS集成电路的基本制造工艺集成电路的基本制造工艺MOS集成电路中的元件结构集成电路中的元件结构MOS集成电路的基本工艺集成电路的基本工艺BiCMOS工艺工艺2024/5/31 周五周五6 6 双极集成电路的基本工艺双极集成电路的基本工艺 双极集成电路中元件结构双极集成电路中元件结构 集成电路的基本制造工艺集成电路的基本制造工艺2024/5/31 周五周五7 7一、集成电路的基本制造工艺一、集成电路的基本制造工艺2024/5/31 周五周五8 8参考书参考书1、半导体制造技术半导体制造技术 【美美】Michael QuirkJulian Serda著，韩郑生著，韩郑生 等译，海潮和、徐秋霞等译，海潮和、徐秋霞 等等审校，电子工业出版社审校，电子工业出版社2、芯片制造芯片制造半导体工艺制程实用教程半导体工艺制程实用教程【美美】Peter Van Zant著，韩郑生，赵树武译，电子工业出著，韩郑生，赵树武译，电子工业出版社版社3、半导体工艺半导体工艺【美】K.A.杰克逊主编，屠海杰克逊主编，屠海令等译校，科学出版社令等译校，科学出版社4、薄膜技术与薄膜材料薄膜技术与薄膜材料 田民波编著，清华大田民波编著，清华大学出版社学出版社2024/5/31 周五周五9 9芯片剖面图芯片剖面图2024/5/31 周五周五1010IC产业流程图产业流程图IC测试厂测试厂硅原料硅原料拉拉 晶晶切切 割割研研 磨磨清清 洗洗晶圆材料晶圆材料厂厂电路设计电路设计CADTape out电路设计电路设计公司公司Reticle 制作制作mask制制作厂作厂硅片投入硅片投入刻刻 号号清清 洗洗氧氧 化化化学气相化学气相沉积沉积金属溅镀金属溅镀护层沉积护层沉积蚀刻蚀刻离子离子注注入入/扩散扩散光阻去除光阻去除WAT测试测试微影微影(光阻光阻)(曝光曝光)(显影显影)mask投入投入集成电路集成电路制造厂制造厂硅片针测硅片针测IC测试测试Burn inIC封装厂封装厂封封 装装打打 线线切切 割割客客 户户IC制造流程制造流程芯片设计芯片设计晶圆制造晶圆制造芯片封装芯片封装芯片测试芯片测试芯片制造芯片制造光罩制造光罩制造上游：上游：设计设计中游：中游：制造制造下游：下游：封测封测IC设计设计IC设计设计-EDA&IP（占（占IC产业链产值产业链产值30%）EDAIPEDA技术是在电子技术是在电子CAD技术基础上发展起来的计算机技术基础上发展起来的计算机软件系统，以计算机为工作平台，融合了应用电子技软件系统，以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。进行电子产品的自动设计。利用利用EDA工具，电子设计师可以从概念、算法、协议工具，电子设计师可以从概念、算法、协议等开始设计电子系统，并将电子产品从电路设计、性等开始设计电子系统，并将电子产品从电路设计、性能分析到设计出能分析到设计出IC版图或版图或PCB版图的整个过程的计算版图的整个过程的计算机上自动处理完成。机上自动处理完成。IP是一种知识产权（是一种知识产权（Intellectual Property），各个行业），各个行业都有自己的知识产权，都有自己的知识产权，半导体行业领域半导体行业领域IP我们理解为：硅知识产权（我们理解为：硅知识产权（Silicon Intellectual Property）也叫）也叫“SIP”或者或者“硅智财硅智财”。IP是一种事先定义、设计、经验证、可重复使用的功是一种事先定义、设计、经验证、可重复使用的功能模块。能模块。全球全球3万人从业人万人从业人员，缔造员，缔造50亿美元亿美元年产值年产值-知识密集知识密集型行业，处于技术型行业，处于技术前沿前沿年产值年产值8亿美元，亿美元，成长率超成长率超40%-知识密集型行业知识密集型行业IC制造制造制造制造-光罩光罩&晶圆晶圆（占（占IC产业链产值产业链产值50%）MASKFoundry光罩（英文：光罩（英文：Reticle,Mask）：在制作）：在制作IC的过程中，的过程中，利用光蚀刻技术，在半导体上形成图型，为将图型复利用光蚀刻技术，在半导体上形成图型，为将图型复制于晶圆上，必须透过光罩做用的原理制于晶圆上，必须透过光罩做用的原理1。比如冲洗。比如冲洗照片时，利用底片将影像复制至相片上。照片时，利用底片将影像复制至相片上。製作一套光罩的費用在數萬美元至數百萬美元均有。製作一套光罩的費用在數萬美元至數百萬美元均有。目前一款晶片至少需用到八層光罩，目前一款晶片至少需用到八層光罩，较为复杂的产品较为复杂的产品需用到二、三十層光罩。光罩數愈多，生產過程也愈需用到二、三十層光罩。光罩數愈多，生產過程也愈久。久。晶圆代工是指向专业的集成电路设计公司提供专门的晶圆代工是指向专业的集成电路设计公司提供专门的制造服务。这种经营模式使得设计公司不需要自己承制造服务。这种经营模式使得设计公司不需要自己承担造价昂贵的厂房，就能生产。这就意味着，晶圆代担造价昂贵的厂房，就能生产。这就意味着，晶圆代工商将庞大的建厂风险分摊到广大的客户群以及多样工商将庞大的建厂风险分摊到广大的客户群以及多样化的产品上，从而集中开发更先进的制造流程。化的产品上，从而集中开发更先进的制造流程。资金密集型资金密集型资金密集型资金密集型知识密集型知识密集型IC封测封测成品成品-封装封装&测试测试（占（占IC产业链产值产业链产值20%）TESTAssembly晶圆测试晶圆测试 晶圆测试为晶圆测试为IC后端的关键步骤，标有记号的不合格晶后端的关键步骤，标有记号的不合格晶粒会被洮汰，以免徒增制造成本。具承先起后的作用。粒会被洮汰，以免徒增制造成本。具承先起后的作用。IC成品测试成品测试 封装成型后的测试，目的是封装成型后的测试，目的是确认确认I C成品的功能、速度、成品的功能、速度、容忍度、电力消耗、热力发散等属性是否正常，以确容忍度、电力消耗、热力发散等属性是否正常，以确保保IC 出货前的品质。出货前的品质。IC 封装是将前段制程加工完成之晶圆经切割、黏晶、封装是将前段制程加工完成之晶圆经切割、黏晶、焊线等过后被覆包装材料，以保护焊线等过后被覆包装材料，以保护IC 组件及易于装组件及易于装配应用，配应用，IC 封装主要有四大功能：封装主要有四大功能：1、电力传送、电力传送2、讯号传送：、讯号传送：3、热、热量量去除去除4、静电静电保护保护测试并不须投入原测试并不须投入原料，无原料成本，料，无原料成本，但因设备投资金额但因设备投资金额大大，固定成本高。固定成本高。封装业因设备投资封装业因设备投资金额不大，原料金额不大，原料成本是制造成本的成本是制造成本的大宗，约占大宗，约占4-6成成左右左右。2024/5/31 周五周五1616净化厂房净化厂房芯片制造净化区域走廊芯片制造净化区域走廊芯片制造净化区域走廊芯片制造净化区域走廊2024/5/31 周五周五1919Here in the Fab Two Photolithography area we see one of our 200mm 0.35 micron I-Line Steppers.this stepper can image and align both 6&8 inch wafers.投投影影式式光光刻刻机机Here we see a technician loading 300mm wafers into the SemiTool.The wafers are in a 13 wafer Teflon cassette co-designed by Process Specialties and SemiTool in 1995.Again these are the worlds first 300mm wet process cassettes(that can be spin rinse dried).硅硅片片清清洗洗装装置置As we look in this window we see the Worlds First true 300mm production furnace.Our development and design of this tool began in 1992,it was installed in December of 1995 and became fully operational in January of 1996.12英英寸寸氧氧化化扩扩散散炉炉Here we can see the loading of 300mm wafers onto the Paddle.12英英寸寸氧氧化化扩扩散散炉炉装装片片工工序序Process Specialties has developed the worlds first production 300mm Nitride system!We began processing 300mm LPCVD Silicon Nitride in May of 1997.12英寸氧英寸氧化扩散炉化扩散炉取片工序取片工序（已生长（已生长Si3N4）2,500 additional square feet of State of the Art Class One Cleanroom is currently processing wafers!With increased 300mm&200mm processing capabilities including more PVD Metalization,300mm Wet processing/Cleaning capabilities and full wafer 300mm 0.35um Photolithography,all in a Class One enviroment.PVD化学汽化学汽相沉积相沉积CVD化学汽化学汽相沉积相沉积CVD Accuracy in metrology is never an issue at Process Specialties.We use the most advanced robotic laser ellipsometers and other calibrated tools for precision thin film,resistivity,CD and step height measurement.Including our new Nanometrics 8300 full wafer 300mm thin film measurement and mapping tool.We also use outside laboratories and our excellent working relationships with our Metrology tool customers,for additional correlation and calibration.检检测测工工序序Above you are looking at a couple of views of the facilities on the west side of Fab One.Here you can see one of our 18.5 Meg/Ohm DI water systems and one of four 10,000 CFM air systems feeding this fab(left picture),as well as one of our waste air scrubber units(right picture).Both are inside the building for easier maintenance,longer life and better control.去去离离子子水水生生产产装装置置通通常常采采用用反反渗渗透透和和离离子子交交换换系系统统去去除除水水中中的的离离子子。去去除除离离子子后后的的水水通通常常称称为为去去离离子子水水。去去离离子子水水在在25时时的的电电阻阻是是18 18 000 000 000000cmcm，也也就就是是一一般般称称为为1818M M。下下面面的的表表格格显显示示了了当当水水中中含含有有大大量不同的溶解物质时的电阻值。量不同的溶解物质时的电阻值。在在VLSI制造中，制造中，工艺水的目标是工艺水的目标是 1818M M。水中的细菌是通水中的细菌是通 过紫外线去除。过紫外线去除。离子注入离子注入检查晶圆检查晶圆 Laser Marker2024/5/31 周五周五3333 空空气气 普普通通空空气气中中含含有有许许多多污污染染物物，主主要要是是可可在在空空气气中中传传播播的的颗颗粒粒（一一般般是是微微粒粒或或浮浮尘尘），颗颗粒粒的相对尺寸如下图所示（单位是：微米）的相对尺寸如下图所示（单位是：微米）。洁净等级洁净等级了解了解 这些微小些微小颗粒的主要粒的主要问题是在空气中是在空气中长时间漂浮。而漂浮。而洁净工作室的工作室的洁净度就是由空气中的微度就是由空气中的微粒大小和微粒含量决定的。粒大小和微粒含量决定的。美国美国联邦邦标准准209E规定空气定空气质量由区域空量由区域空气气级别数来决定的。数来决定的。标准按两种方法准按两种方法设定，一是定，一是颗粒的大小，二是粒的大小，二是颗粒的密度。粒的密度。而而级别数是指在一立方英尺中含有直径数是指在一立方英尺中含有直径为0.5微米或更大的微米或更大的颗粒粒总数。数。一般城市空气中通常包含烟、一般城市空气中通常包含烟、雾、气，每立、气，每立方英尺多达方英尺多达500万个万个颗粒，所以是粒，所以是500万万级。左图显示了美国标左图显示了美国标准准209E规定的颗规定的颗粒直径与颗粒密度粒直径与颗粒密度的关系。的关系。不同环境下洁净级别数与对应的颗粒大小不同环境下洁净级别数与对应的颗粒大小2024/5/31 周五周五3737空气洁净度分级标准：空气洁净度分级标准：ISO14644-1（国际标准）（国际标准）2024/5/31 周五周五3838空气洁净度分级标准空气洁净度分级标准 GB/T16292-1996（中国标准）（中国标准）2024/5/31 周五周五3939芯片到引线框架的引线键合芯片到引线框架的引线键合 Here we are looking at the Incoming material disposition racks 库房库房硅提纯硅提纯单晶生长单晶生长切片（按一定晶向）切片（按一定晶向）磨片磨片化学机械抛光化学机械抛光晶体缺晶体缺陷吸除陷吸除CZ直拉法直拉法l 从熔炉中缓慢的抽出从熔炉中缓慢的抽出具有一定电阻率的单晶具有一定电阻率的单晶l 晶锭直径大晶锭直径大FZ区熔法区熔法l用射频线圈加热籽用射频线圈加热籽晶和硅棒的接触区域晶和硅棒的接触区域l 晶锭纯度高晶锭纯度高观看视频观看视频2024/5/31 周五周五4242图形形转换：光刻：光刻光刻三要素：光刻三要素：光刻胶、掩膜版和光刻机光刻胶、掩膜版和光刻机光光刻刻胶胶又又叫叫光光致致抗抗蚀蚀剂剂，它它是是由由光光敏敏化化合合物物、基基体树脂和有机溶剂等混合而成的胶状液体体树脂和有机溶剂等混合而成的胶状液体光光刻刻胶胶受受到到特特定定波波长长光光线线的的作作用用后后，导导致致其其化化学学结结构构发发生生变变化化，使使光光刻刻胶胶在在某某种种特特定定溶溶液液中中的的溶溶解特性改变解特性改变正正胶胶：分分辨辨率率高高，在在超超大大规规模模集集成成电电路路工工艺中，一般只采用正胶艺中，一般只采用正胶负负胶胶：分分辨辨率率差差，适适于于加加工工线线宽宽3 m的线条的线条光刻工艺简介光刻工艺简介2024/5/31 周五周五4444正胶：曝光正胶：曝光后可溶后可溶负胶：曝光负胶：曝光后不可溶后不可溶图形转换：光刻图形转换：光刻几种常见的光刻方法几种常见的光刻方法接触式光刻：接触式光刻：分辨率较高，但是容易分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。造成掩膜版和光刻胶膜的损伤。接近式曝光：接近式曝光：在硅片和掩膜版之间有在硅片和掩膜版之间有一个很小的间隙一个很小的间隙(1025 m)，可，可以大大减小掩膜版的损伤，分辨率较以大大减小掩膜版的损伤，分辨率较低低投影式曝光：投影式曝光：利用透镜或反射镜将掩利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式法，目前用的最多的曝光方式三种常见的光刻方法三种常见的光刻方法观看视频观看视频2024/5/31 周五周五4747图形转换：刻蚀技术图形转换：刻蚀技术湿湿法法刻刻蚀蚀：利利用用液液态态化化学学试试剂剂或或溶溶液液通通过化学反应进行刻蚀的方法过化学反应进行刻蚀的方法干干法法刻刻蚀蚀：主主要要指指利利用用低低压压放放电电产产生生的的等等离离子子体体中中的的离离子子或或游游离离基基(处处于于激激发发态态的的分分子子、原原子子及及各各种种原原子子基基团团等等)与与材材料料发发生生化化学学反反应应或或通通过过轰轰击击等等物物理理作作用用而而达到刻蚀的目的达到刻蚀的目的图形转换：刻蚀技术图形转换：刻蚀技术湿法腐蚀：湿法腐蚀：湿法化学刻蚀在半导体工艺中有着湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐广泛应用：磨片、抛光、清洗、腐蚀蚀优点是选择性好、重复性好、生产优点是选择性好、重复性好、生产效率高、设备简单、成本低效率高、设备简单、成本低缺点是钻蚀严重、对图形的控制性缺点是钻蚀严重、对图形的控制性较差较差干法刻蚀干法刻蚀溅射与离子束铣蚀：溅射与离子束铣蚀：通过高能惰性气体离子的物理通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差轰击作用刻蚀，各向异性性好，但选择性较差等离子刻蚀等离子刻蚀(Plasma Etching)：利用放电产生的利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差蚀。选择性好、对衬底损伤较小，但各向异性较差反应离子刻蚀反应离子刻蚀(Reactive Ion Etching，简称为，简称为RIE)：通过活性离子对衬底的物理轰击和化学反应通过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为已成为VLSI工艺中应用最广泛的主流刻蚀技术工艺中应用最广泛的主流刻蚀技术杂质掺杂杂质掺杂掺杂：掺杂：将需要的杂质掺入特定将需要的杂质掺入特定的半导体区域中，以达到改变的半导体区域中，以达到改变半导体电学性质，形成半导体电学性质，形成PN结、结、电阻、欧姆接触电阻、欧姆接触磷磷(P)、砷、砷(As)N型硅型硅硼硼(B)P型硅型硅掺杂工艺：掺杂工艺：扩散、离子注入扩散、离子注入扩扩 散散替位式扩散：杂质离子占据硅原子的位置：替位式扩散：杂质离子占据硅原子的位置：、族元素族元素一般要在很高的温度一般要在很高的温度(9501280)下下进行进行磷、硼、砷等在二氧化硅层中的扩散系数磷、硼、砷等在二氧化硅层中的扩散系数均远小于在硅中的扩散系数，可以利用氧均远小于在硅中的扩散系数，可以利用氧化层作为杂质扩散的掩蔽层化层作为杂质扩散的掩蔽层间隙式扩散：杂质离子位于晶格间隙：间隙式扩散：杂质离子位于晶格间隙：Na、K、Fe、Cu、Au 等元素等元素扩散系数要比替位式扩散大扩散系数要比替位式扩散大67个数量级个数量级杂质横向扩散示意图杂质横向扩散示意图固态源扩散：如固态源扩散：如B2O3、P2O5、BN等等利用液态源进行扩散的装置示意图利用液态源进行扩散的装置示意图离子注入离子注入离子注入：将具有很高能量的杂质离子射入离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目入杂质离子的数目(剂量剂量)决定决定 掺杂的均匀性好掺杂的均匀性好温度低：小于温度低：小于600可以精确控制杂质分布可以精确控制杂质分布可以注入各种各样的元素可以注入各种各样的元素横向扩展比扩散要小得多。横向扩展比扩散要小得多。可以对化合物半导体进行掺杂可以对化合物半导体进行掺杂观看视频观看视频离子注入系统离子注入系统离子注入机离子注入机Photograph courtesy of Varian Semiconductor,VIISion 80 Source/Terminal side 退退火火退火：也叫热处理，集成电路工艺中所有的在氮退火：也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为气等不活泼气氛中进行的热处理过程都可以称为退火退火激活杂质：使不在晶格位置上的离子运动到晶格位置，激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用以便具有电活性，产生自由载流子，起到杂质的作用消除损伤消除损伤退火方式：退火方式：炉退火炉退火快速退火：脉冲激光法、扫描电子束、连续波激光、快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、如卤光灯、电弧灯、石墨加热器、红外设备等红外设备等)氧化工艺氧化工艺氧化：制备氧化：制备SiO2层层SiO2的性质及其作用的性质及其作用SiO2是一种十分理想的电绝缘是一种十分理想的电绝缘材料，它的化学性质非常稳定，材料，它的化学性质非常稳定，室温下它只与氢氟酸发生化学室温下它只与氢氟酸发生化学反应反应观看视频观看视频氧化硅层的主要作用氧化硅层的主要作用在在MOS电路中作为电路中作为MOS器件的绝缘器件的绝缘栅介质，器件的组成部分栅介质，器件的组成部分扩散时的掩蔽层，离子注入的扩散时的掩蔽层，离子注入的(有时与有时与光刻胶、光刻胶、Si3N4层一起使用层一起使用)阻挡层阻挡层作为集成电路的隔离介质材料作为集成电路的隔离介质材料作为电容器的绝缘介质材料作为电容器的绝缘介质材料作为多层金属互连层之间的介质材料作为多层金属互连层之间的介质材料作为对器件和电路进行钝化的钝化层作为对器件和电路进行钝化的钝化层材料材料SiO2的制备方法的制备方法热氧化法热氧化法干氧氧化干氧氧化水蒸汽氧化水蒸汽氧化湿氧氧化湿氧氧化干氧湿氧干氧干氧湿氧干氧(简称干湿干简称干湿干)氧化法氧化法氢氧合成氧化氢氧合成氧化化学气相淀积法化学气相淀积法热分解淀积法热分解淀积法溅射法溅射法进行干氧和湿氧氧化的氧化炉示意图进行干氧和湿氧氧化的氧化炉示意图化学汽相淀积化学汽相淀积(CVD)化学汽相淀积化学汽相淀积(Chemical Vapor Deposition)：通过气态物质的化学反应在衬底上淀积一层薄膜通过气态物质的化学反应在衬底上淀积一层薄膜材料的过程材料的过程CVD技术特点：技术特点：具有淀积温度低、薄膜成分和厚度易于控制、具有淀积温度低、薄膜成分和厚度易于控制、均匀性和重复性好、台阶覆盖优良、适用范均匀性和重复性好、台阶覆盖优良、适用范围广、设备简单等一系列优点围广、设备简单等一系列优点CVD方法几乎可以淀积集成电路工艺中所方法几乎可以淀积集成电路工艺中所需要的各种薄膜，例如掺杂或不掺杂的需要的各种薄膜，例如掺杂或不掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属、多晶硅、非晶硅、氮化硅、金属(钨、钨、钼钼)等等化学汽相淀积化学汽相淀积(CVD)常压化学汽相淀积常压化学汽相淀积(APCVD)低压化学汽相淀积低压化学汽相淀积(LPCVD)等离子增强化学汽相淀积等离子增强化学汽相淀积(PECVD)APCVD反应器的结构示意图反应器的结构示意图 LPCVD反应器的结构示意图反应器的结构示意图平行板型平行板型PECVD反应器的结构示意图反应器的结构示意图化学汽相淀积化学汽相淀积(CVD)单晶硅的化学汽相淀积单晶硅的化学汽相淀积(外延外延)：一般地，将在一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片有外延层的晶体片叫做外延片二氧化硅的化学汽相淀积：二氧化硅的化学汽相淀积：可以作为金属化时的可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源散源 低温低温CVD氧化层：低于氧化层：低于500中等温度淀积：中等温度淀积：500800高温淀积：高温淀积：900左右左右化学汽相淀积化学汽相淀积(CVD)多晶硅的化学汽相淀积：多晶硅的化学汽相淀积：利用多晶硅替代金利用多晶硅替代金属铝作为属铝作为MOS器件的栅极是器件的栅极是MOS集成电路集成电路技术的重大突破之一，它比利用金属铝作为技术的重大突破之一，它比利用金属铝作为栅极的栅极的MOS器件性能得到很大提高，而且器件性能得到很大提高，而且采用多晶硅栅技术可以实现源漏区自对准离采用多晶硅栅技术可以实现源漏区自对准离子注入，使子注入，使MOS集成电路的集成度得到很集成电路的集成度得到很大提高。大提高。氮化硅的化学汽相淀积：氮化硅的化学汽相淀积：中等温度中等温度(780820)的的LPCVD或低温或低温(300)PECVD方法淀积方法淀积物理气相淀物理气相淀积(PVD)蒸发：蒸发：在真空系统中，金属原子获得在真空系统中，金属原子获得足够的能量后便可以脱离金属表面的足够的能量后便可以脱离金属表面的束缚成为蒸汽原子，淀积在晶片上。束缚成为蒸汽原子，淀积在晶片上。按照能量来源的不同，有灯丝加热蒸按照能量来源的不同，有灯丝加热蒸发和电子束蒸发两种发和电子束蒸发两种溅射：溅射：真空系统中充入惰性气体，在真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上原子逸出并被溅射到晶片上观看视频观看视频蒸蒸发发原原理理图图集成电路的基本工艺小结集成电路的基本工艺小结图形转换：图形转换：光刻：接触光刻、接近光刻、投影光刻、电子束光光刻：接触光刻、接近光刻、投影光刻、电子束光刻刻刻蚀：干法刻蚀、湿法刻蚀刻蚀：干法刻蚀、湿法刻蚀掺杂：掺杂：离子注入离子注入扩散扩散制膜：制膜：氧化：干氧氧化、湿氧氧化等氧化：干氧氧化、湿氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸发、溅射：蒸发、溅射二、双极集成电路中的元件结构二、双极集成电路中的元件结构2024/5/31 周五周五74741.二极管二极管 （PN结）结）正方向正方向反方向反方向VI电路符号：电路符号：+-有电流流过有电流流过没有电流流过没有电流流过对于硅二极管，正方向的对于硅二极管，正方向的电位差与流过的电流大小电位差与流过的电流大小无关，始终保持无关，始终保持P-SiN-Si+-2024/5/31 周五周五75751.二极管二极管 （PN结）结）np2024/5/31 周五周五76762.双极型双极型 晶体管晶体管pnpB端端E端端C端端ECBnpnB端端E端端C端端CBENPNBECPNPBEC2024/5/31 周五周五7777CBENPNBEC?BECnpN+BEC2024/5/31 周五周五78781.1.1 1.1.1 双极集成电路中元件的隔离双极集成电路中元件的隔离BECnpnBECnpnCBECBEEBEBC2024/5/31 周五周五7979BECpnBECpnnn双极集成电路中元件的隔离双极集成电路中元件的隔离介质隔离介质隔离PN隔离隔离BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S2024/5/31 周五周五8080 隔离的实现隔离的实现1.P+隔离扩散要扩穿外延层，与隔离扩散要扩穿外延层，与p型衬底连通。型衬底连通。因此，将因此，将n型外延层分割成若干个型外延层分割成若干个“岛岛”。2.P+隔离接电路最低电位，隔离接电路最低电位，使使“岛岛”与与“岛岛”之间形成两个背靠背的反偏二极管。之间形成两个背靠背的反偏二极管。N+N+N-epiPN-epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiSiO2P+P+P+SiO2N-epiPPN+N+N+N+CECEBB钝化层钝化层2024/5/31 周五周五8181隔离扩散的隔离扩散的目的目的是是在硅衬底上形成许多在硅衬底上形成许多孤立的外延层岛孤立的外延层岛，以实现各元件间的电，以实现各元件间的电绝缘。绝缘。实现的实现的方法方法有反偏有反偏PN结隔离、介质隔离、结隔离、介质隔离、PN结结介质混合隔离等。介质混合隔离等。在标准隐埋集电极隔离工艺中，在标准隐埋集电极隔离工艺中，P型衬底型衬底接接最负电位最负电位，以使隔离结处于，以使隔离结处于反偏反偏，达，达到各岛间绝缘的目的。到各岛间绝缘的目的。2024/5/31 周五周五8282三、双极集成电路的基本工艺三、双极集成电路的基本工艺2024/5/31 周五周五8383思考题思考题1.需要几块光刻掩膜版需要几块光刻掩膜版(mask)2.每块掩膜版的作用是什么？每块掩膜版的作用是什么？3.器件之间是如何隔离的？器件之间是如何隔离的？4.器件的电极是如何引出的？器件的电极是如何引出的？5.埋层的作用？埋层的作用？2024/5/31 周五周五8484 双极集成电路的基本制造工艺，双极集成电路的基本制造工艺，可以粗略的分为两类：一类为在元可以粗略的分为两类：一类为在元器件间要做隔离区。隔离的方法有器件间要做隔离区。隔离的方法有多种，如多种，如PN结隔离，全介质隔离及结隔离，全介质隔离及PN结结-介质混合隔离等。另一类为器介质混合隔离等。另一类为器件间的自然隔离。件间的自然隔离。2024/5/31 周五周五8585下面以典型的下面以典型的PN结隔离结隔离的掺金的掺金TTL集成电路工艺为例介绍双极集成电集成电路工艺为例介绍双极集成电路中路中元件的形成过程元件的形成过程和和元件结构元件结构。2024/5/31 周五周五86861.1.2 1.1.2 双极集成电路元件的形成过程、结构和寄生效应双极集成电路元件的形成过程、结构和寄生效应BECpn+n-epin+P-SiP+P+S四层三结结构的双极晶体管四层三结结构的双极晶体管发射区发射区(N+型型)基区基区(P型型)集电区集电区(N型外延层型外延层)衬底衬底(P型型)双极集成电路元件断面图双极集成电路元件断面图n+-BL2024/5/31 周五周五8787双极集成电路等效电路双极集成电路等效电路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS(p)等效电路等效电路隐埋层作用：隐埋层作用：1.减小寄生减小寄生pnp管的影响管的影响 2.减小集电极串联电阻减小集电极串联电阻衬底接最低电位衬底接最低电位!2024/5/31 周五周五8888典型典型PNPN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程1:1:衬底选择衬底选择 确定衬底材料类型确定衬底材料类型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅型硅(p-Si)确定衬底材料电阻率确定衬底材料电阻率1010.cm.cm 确定衬底材料晶向确定衬底材料晶向（111）偏离）偏离2502024/5/31 周五周五8989典型典型PNPN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程2:2:第一次光刻第一次光刻-N+-N+隐埋层扩散孔光刻隐埋层扩散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL P-Si衬底衬底N+隐埋层隐埋层2024/5/31 周五周五9090隐埋层的作用隐埋层的作用1.减小串联电阻减小串联电阻（集成电路中的各个电极均从（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长）上表面引出，外延层电阻率较大且路径较长）BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB2.减小寄生减小寄生pnp晶体管的影响。晶体管的影响。隐埋层的作用：隐埋层的作用：1.1.减小集电极的电阻；减小集电极的电阻；2.2.减小寄生减小寄生PNP管的影响；管的影响；隐埋层杂质的选择原则：隐埋层杂质的选择原则：1.1.杂质固溶度大，以使集电极串联电阻杂质固溶度大，以使集电极串联电阻 降低；降低；2.2.高温时在硅中的扩散系数要小，以减高温时在硅中的扩散系数要小，以减 小外延时隐埋层杂质上推到外延层的距小外延时隐埋层杂质上推到外延层的距 离；离；3.3.与硅衬底的晶格匹配好，以减小应力；与硅衬底的晶格匹配好，以减小应力；2024/5/31 周五周五9292具体步骤如下：具体步骤如下：1生长二氧化硅（湿法氧化）：生长二氧化硅（湿法氧化）：Si(固体固体)+2H2O SiO2（固体）（固体）+2H2 Si-衬底 SiO22024/5/31 周五周五93932隐埋层光刻：涂胶涂胶涂胶涂胶掩膜对准掩膜对准掩膜对准掩膜对准曝光曝光曝光曝光光源光源显影显影显影显影2024/5/31 周五周五9494AsAs掺杂（离子注入）掺杂（离子注入）掺杂（离子注入）掺杂（离子注入）刻蚀（等离子体刻蚀）刻蚀（等离子体刻蚀）刻蚀（等离子体刻蚀）刻蚀（等离子体刻蚀）去胶去胶去胶去胶N+去除氧化膜去除氧化膜去除氧化膜去除氧化膜3N+掺杂：N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi2024/5/31 周五周五9595P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型典型PN结隔离双极集成电路中元件的形成过程结隔离双极集成电路中元件的形成过程3:3:外延层外延层主要设计参数主要设计参数主要设计参数主要设计参数 外延层的电阻率外延层的电阻率;外延层的厚度外延层的厚度Tepi;AATepi xjc+xmc+TBL-up+tepi-ox后道工序生成氧化层后道工序生成氧化层消耗的外延厚度消耗的外延厚度基区扩散结深基区扩散结深TBL-uptepi-oxxmcxjc集电结耗尽区宽度集电结耗尽区宽度隐埋层上推距离隐埋层上推距离TTL电路：电路：3