第五章同步时序电路答案.doc

个人收集整理 勿做商业用途第五章同步时序电路5.1、分析图5-83所示时序电路，作出它的状态表和状态图。作出电平输入X序列为1011100时电路的时序图。DCPQQCPXZY图583X01010/11/11/10/0CPXZ初态为“1” 解: 101/11/00/10/15。2、分析图584所示时序电路,作出它的状态表和状态图并作当X1=1111110及X2=0110110KJCPQQKJCPQQCPXZY1Y0图584时的时序图(设触发器初态为“00”). 解： X/Z011000110/11/10/11/10/11/10/11/0CPXZCPXZ“1” Q1nQ0nXQ1n+1Q0n+1Z0 0 0 0 010 0 1 0 110 1 0 0 010 1 1 1 011 0 0 0 011 0 1 1 111 1 0 0 011 1 1 1 1 05.3、分析图585所示时序电路,作出它的状态图和时序图.起始状态Y2Y1Y0=000。DCPQQDCPQQDCPQQ+CP012图585Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 0 0010000001011100111101110 解： 逻辑功能：可自启动的同步五进制加法计数器.5.4、画出图586所示时序电路的状态图和时序图，起始状态为Y3Y2Y1Y0=0001.Y3Y2Y1Y00001100001000010QQJK3QQJK2QQJK1QQJK0CP图586Y0Y1Y2Y3 逻辑功能：移位寄存器型四进制计数器。5.5、画出图587图所示同步十进制减法计数器的状态图和时序图.CPZ1001100001110110010101000011001000010000/0/0/0/0/0/0/0/0/0/1/0101010111110111111001101/0/0/0/0时序图: 状态图：5.6、分析于588所示集成电路的原理,列其功能表,定性画出表示的配合关系的波形图，并分析这些参数与内部电路开关参数的关系. : 当为00时, 并入 ， 时移位 为1时, 保持。功能0xxxxxx00清”0100x并入110xx移位1x1xxx保持D0D3、DS00011CK； ； 。： 由, 可以不变， 变化不影响， 即由并入转到保持， 应为， 二级或非门的传输时间即可, 最大为二级或非门加一级与非门+的即可!5。7、画出在图5-88电路中加上如图589所示输入波形时输出波形。图589清零Q0Q1Q2Q3保持并入移位保持5。10、图592所示电路是为某接收机而设计的分频电路，初始状态为“00”，问:（1）当X1X2=“00”；（2）当X1X2=“01”；（3)当X1X2=“11”时，各种状态为几分频？画出波形图. 解:(1）当X1X2=“00”；初始状态为“00”时：图592 “1” 逻辑功能：电路实现2分频。 (2）当X1X2=“01；初始状态为“00时： 逻辑功能:电路实现3分频。（3）当X1X2=“11”；初始状态为“00”时： 逻辑功能:电路实现4分频。5.11、同步4位二进制计数器的功能表及逻辑符号如图593（a）所示.如果同步二进制计数器按图593（b）所示电路连接,要求：（1）列出该计数器的计数顺序。（2）QD端输出是几分频、占空比是多少？ 000001001100001001101110000101011101001101111111 （1） （2）QD端输出是12分频，占空比是50。0001100101011101001100111011011111115。12、将图593（a）所示4位同步二进制计数器接成图594所示电路。问：（1）M=“1时，A端输出为几分频;（2）M=“0”时，A端输出为几分频；（3）占空比是多少？ 解：（1）M=“1”时:ACP“1”000010000100110000110011101101111111001010100110111000110001100101011101 A端是8分频；占空比为25。（2）M=“0”时：CPA A端是16分频；占空比为12。5。5.13、由图593（a)所示4位同步二进制计数器接成图595所示电路,画出输出端QD的波形，说明QD为几分频。图595 解:00000010101011100001001110110111111101101110CK QD为10分频。5.14、图596(a）所示逻辑符号为4位并行通道移位寄存器及功能表。分析图596（b）所构成的逻辑图：（1）写出状态图；(2)画出CK与QD对应的波形图.图5960000100001001010010100101001110001101011110111101111000100110111 （1） CK5.16、分析由图596（a）所示移位寄存器组成的图598所示电路,分析电路的逻辑功能,画出QD的波形，分析电路能否自启动. 解：K闭合时清零, K打开时： 0000001010010100/0/1/0/0000100110111111111101100100001011011011011011010 电路可以自启动。5.17、分析由图596（a）所示移位寄存器组成如图5-99（a）、（b)、(c）的逻辑电路，说明各输出QD是几分频？11001110100001110011000111110000 解：（a） （b） 1100111010000111001100011111 QD是7分频. QD是8分频。100000001100000011111111011111110011111100000001 （c） QD是16分频. 图51005.18、分析图5100所示同步时序电路的功能.画出各输出端的时序图。电路由1片4位二进制计数器、1片(38）变量译码器和1片8位锁存器组成。CKQAQBQC1Q2Q3Q4Q5Q6Q7Q8Q 电路实现逻辑功能：顺序脉冲发生器。 ABCDX/Z0/01/00/00/01/01/01/10/15.19、已知时序电路的状态表如表513所示，作出它的状态图。（a）表514ADABBCCDDEABAEAB关联比较后的隐含表XY01ABCEA/0B/0C/1A/0B/1E/0A/0A/0简化状态表A、D A5.20、设有表5-14所示的3种完全指定状态表；试求最小化状态表。（b）1234567765432847151515383846484867关联比较后的隐含表1、5 14、7 4XY01124678/04/13/01/01/18/01/13/04/06/1简化状态表2、3 2（c）ABBCCDDEABAE关联比较后的隐含表XY0001ABDB/0B/0A/0B/0B/0D/0A、E ACDBCBCCDACBE1110简化状态表B/1B/1A/1A/1D/1B/1B、C B5。21、按照规定的状态分配，分别写出采用D触发器、JK触发器来实现状态表515所示的时序逻辑电路。 解：四种状态应使用2个触发器.设：Q1=Y1，Q0=Y0Y1Y0X0001111001000011111） 用D触发器设计；Q0CPD0Q0Q1CPD1Q1CPXRDZY1Y0X000111100111110000 QQJK0QQJK1ZQ0Q1CPRDX 2）用JK触发器设计; = 5。26、用负边沿JK触发器及2输入4输出变量译码器，设计一个4相时钟分配器。0 00 10 11 01 11 01 10 0 解:用JK触发器设计一个4进制计数器，Q1Q0为变量译码器的输入. CPY0Y1Y2Y3QQJK0QQJK1RDCP“1”Q0Q1A1A0Y3Y2Y1Y0E5。27、用JK触发器设计一个可控计数器，当控制端C=1时，实现000100110111011000;当C=0时，实现000100110010011000计数.要求写出:（1)状态图；0001110010100110101010011110/X/0/0/1/1/1/X/X/X/X/110100X/（2)状态表；（3）状态方程；(4）检查能否自启动，画出状态图；（5）画出逻辑图。 解：110000000010111111010X101000000010111111010X0 0 0 00 0 0 11 0 0 01 0 0 11 1 0 01 1 0 10 1 0 01 1 1 10 1 1 10 1 1 01 0 0 1 0 0 1 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 1 0 0 1 1 0 01 0 0 00 1 01 0 01 0 0 0 1 1 10 1 10 1100000010111111010X0110000000010111111010X00101000000010111111010X00110000010111111010XQQJK0QQJK1QQJK2+CPRDX5。28、用JK触发器设计“1011”序列检测器。要求写出：(1）状态图；（2）状态表；（3）三种独立的状态分配方案；(4）分别写出三种分配方案的状态方程；(5)画出最佳设计的逻辑图. 解：设S0：初始及检测成功状态；S1:输入一个“1状态；S2：输入“10”状态； S3:输入“101状态；X：输入；Z：输出。（1）状态图 (2）状态表 (3）状态分配方案S0S1S2S30/01/01/00/00/01/00/01/1X/Z123S0000001S1010100S2111010S3101111状态X01S1S0S2S3S0/0S2/0S0/0S2/0S1/0S1/0S3/0S0/110001011110X110001011110X110001011110X110001011110X（4）状态方程 XZ0 0 0 0 0 00 0 0 0 10 100 1 0 1 01 101 00 1 10 1 00 01 1 00 0 0 1 11 1 11 0 0 0 1 1 0 01 10 0 1 1 0 10 0 1 1 0 方案一：10001011110X110001011110X1110001011110X110001011110X XZ0 0 0 0 0 00 0 0 0 10 100 1 0 1 01 001 10 1 10 1 00 01 0 00 0 0 1 01 0 11 1 0 0 1 1 1 01 00 0 11 1 10 0 1 1 1方案二：10001011110X110001011110X110001011110X110001011110X方案三、 XZ0 1 0 0 1 00 00 1 10 000 10 0 01 001 0 0 0 10 0 00 0 1 0 00 1 0 1 1 1 0 11 1 0 0 1 1 1 01 00 0 11 1 10 1 1 1 0QQJK0QQJK1+CPXRD 从JK的卡诺图可以看出电路的 简化结果相似，以方案三画逻辑电路5.30、用正边沿D触发器及其他门电路，设计一个节拍发生器，节拍顺序如图5101所示，要求000001000010000100写出设计过程。CP123图5101解:从时序图可得出状态图为：QCPDQQCPDQQCPDQQCPDQQCPDQQCPDQ123CPRDSDQ0Q1Q2Q3Q4Q5方法一：若将看作触发器的输出，三个触发器不可能有这样的状态，因此应有6个状态，并且在传输“1”,可用6个触发器构成移位寄存器型计数器。其中.此时，状态图为： 逻辑图：100000010000001000000100000010000001/001/010/100/000/000/000110001011110方法二：用3个触发器构成6进制计数器，为输出。0 0 00 0 1 0 0 00 0 1 0 1 1 0 0 10 1 10 1 00 0 00 1 01 1 00 1 01 1 01 0 0 0 0 01 0 00 0 0 1 0 0000001011010110100/000/001/000/000/100 11100010111100CPQD1CPQD2CP+RDCPQQQQ 同理： 1100010111105。32、用正边沿D型触发器设计一个满足图5-102所示波形要求的逻辑电路,CP、X为输入，写出设计过程.CPY1Y2ZX图5102 解：方法一：从时序图中可以看出将Y1、Y2、X/Y1Y2Z0/1100/010S0S0S0S0S0S0S0S0S00/1010/0001/1001/0111/1101/000Z为输出时，每经过8个时钟为一个循环。其状态图为: 11110000010111111010X11110000010111111010X若以自然态序状态分配,状态表为： XY1 Y2 Z0 0 0 00 0 1 1 1 00 0 1 00 1 00 1 00 1 0 00 1 11 0 10 1 1 01 0 0 0 0 01 0 0 11 0 1 1 0 01 0 1 1 1 1 0 0 1 11 1 0 11 1 11 1 01 1 1 10 0 0 0 0 0 或 同理，从卡诺图可以求出： 方法二：从时序图中可以看出Y1Y2的状态为0011011000。11110001011110XX/Z001101100/00/00/00/10/11/01/11/01/0 设：则状态图、状态表为： XZ0 0 0 1 1 00 0 11 000 1 01 000 1 11 111 0 00 011 0 10 101 1 00 1 01 1 10 00 同理： 显然，方法二的结果比方法一的结果要简单得多。其逻辑图为：QCPDQQCPDQ+Y2Y1Q0Q1ZXCPRD5。33、用正边沿D触发器设计一个具有如下功能的电路（电路如图5103所示）；（1）开关K处于位置1（即X=0）时，输出ZW=00;（2)当开关K掷到2（即X=1）时，电路要产生完整的系列输出，即ZW：00011110(开始X在位置1）；（3）如果完整的系列输出后,K仍在位置2，则ZW一直保持10状态，只有当K回到位置1时，ZW才重新回到00。要求:(1）画出最简状态图；（2)列出状态表；(3）给定状态分配;（4）写出状态方程及输出方设计的电路图5103ZWXK21R+5V程;（5）画出逻辑图。 解：ZW的状态为00、01、10、11，所以设: 输出Z=Q1;W=Q0；输入：XX/0001110/1/1/1/0/101/ 状态图 状态表X0 0 0 0 00 0 1 0 10 1 1 1 11 1 1 1 11 0 0 0 01 0 1 1 01110001011110X QCPDQ+QCPDQCPRDXWZ110001011110X 逻辑图 5。34、设计一个无堵塞的脉冲发生器，产生一个010011000的序列脉冲，如图5104所示。0000000000111111图5104 要求：（1）用4个正边沿D型触发器，采用移位方式实现； （2）用数据选择器,同步4位计数器和“与非“门实现； （3)用图597所示移位寄存器实现。解：Z=01011000，01011000 （2）用四位二进制计数器构成一个8进制计数器，其输出端