第五章同步时序电路答案.doc

个人收集整理 勿做商业用途
第五章同步时序电路

5.1、分析图5-83所示时序电路，作出它的状态表和状态图。作出电平输入X序列为1011100
时电路的时序图。
⊕
D
CP
Q
Q
CP
X
Z
Y
图5—83

X
0
1
0
1
0/1
1/1
1/1
0/0

CP
X

Z
初态为“1”
解:

1

0
1/1
1/0
0/1
0/1

5。2、分析图5—84所示时序电路,作出它的状态表和状态图并作当X1=1111110及X2=0110110
K
J
CP
Q
Q
K
J
CP
Q
Q
CP
X
Z
Y1
Y0
图5—84
时的时序图(设触发器初态为“00”).

解：

X/Z
01
10

00

11
0/1
1/1
0/1
1/1
0/1
1/1
0/1
1/0

CP
X

Z

CP
X

Z
“1”

Q1nQ0nX
Q1n+1Q0n+1
Z
0 0 0
0 0
1
0 0 1
0 1
1
0 1 0
0 0
1
0 1 1
1 0
1
1 0 0
0 0
1
1 0 1
1 1
1
1 1 0
0 0
1
1 1 1
1 1
0

5.3、分析图5—85所示时序电路,作出它的状态图和时序图.起始状态Y2Y1Y0=000。
D
CP
Q
Q
D
CP
Q
Q
D
CP
Q
Q
+
CP
0
1
2
图5—85
Q2nQ1nQ0n
Q2n+1Q1n+1Q0n+1
0 0 0
0 0 1
0 0 1
0 1 0
0 1 0
0 1 1
0 1 1
1 0 0
1 0 0
0 0 0
1 0 1
0 1 0
1 1 0
0 1 0
1 1 1
0 0 0

010
000
001
011
100
111
101
110

解：

逻辑功能：可自启动的同步五进制加法计数器.

5.4、画出图5—86所示时序电路的状态图和时序图，起始状态为Y3Y2Y1Y0=0001.
Y3
Y2
Y1
Y0
0001
1000
0100
0010
Q
Q
J
K
3
Q
Q
J
K
2
Q
Q
J
K
1
Q
Q
J
K
0
CP
图5—86
Y0
Y1
Y2
Y3

逻辑功能：移位寄存器型四进制计数器。

5.5、画出图5—87图所示同步十进制减法计数器的状态图和时序图.

CP

Z
1001
1000
0111
0110
0101
0100
0011
0010
0001
0000
/0
/0
/0
/0
/0
/0
/0
/0
/0
/1
/0
1010
1011
1110
1111
1100
1101
/0
/0
/0
/0
时序图:

状态图：

5.6、分析于5—88所示集成电路的原理,列其功能表,定性画出表示
的配合关系的波形图，并分析这些参数与内部电路开关参数的关系.

: 当为00时, 并入
， 时移位

∴ 为1时, 保持。

功能
0
x
x
x
x～x
x
0~0
清”0"
1
0
0
x

­

并入
1
1
0

x～x
­

移位
1
x
1
x
x～x
­

保持

D0~D3、DS
0
0
0
1
1
CK
×

；
； 。
： 由, 可以不变， 变化不影响， 即由并入转到保持， 应为，
二级或非门的传输时间即可, 最大为二级或非门加一级与非门+的即可!

5。7、画出在图5-88电路中加上如图5—89所示输入波形时输出波形。

图5—89
清零
Q0
Q1
Q2
Q3
保持
并入
移位
保持

5。10、图5—92所示电路是为某接收机而设计的分频电路，初始状态为“00”，问:
（1）当X1X2=“00”；（2）当X1X2=“01”；（3)当X1X2=“11”时，各种状态为几分频？
画出波形图.
解:(1）当X1X2=“00”；初始状态为“00”时：
图5—92

“1”

逻辑功能： 电路实现2分频。

(2）当X1X2=“01"；初始状态为“00"时：

逻辑功能: 电路实现3分频。

（3）当X1X2=“11”；初始状态为“00”时：

逻辑功能: 电路实现4分频。

5.11、同步4位二进制计数器的功能表及逻辑符号如图5—93（a）所示.如果同步二进制计数器
按图5—93（b）所示电路连接,要求：（1）列出该计数器的计数顺序。（2）QD端输出是几分频、占空比是多少？

0000
0100
1100
0010
0110
1110
0001
0101
1101
0011
0111
1111

（1）

（2）QD端输出是12分频，占空比是50％。

0001
1001
0101
1101
0011
0011
1011
0111
1111
5。12、将图5—93（a）所示4位同步二进制计数器接成图5—94所示电路。问：（1）M=“1"时，A端输出为几分频;（2）M=“0”时，A端输出为几分频；（3）占空比是多少？
解：（1）M=“1”时:

A

CP

“1”

0000
1000
0100
1100
0011
0011
1011
0111
1111
0010
1010
0110
1110
0011
0001
1001
0101
1101
A端是8分频；占空比为25％。
（2）M=“0”时：

CP
A

A端是16分频；占空比为12。5％。

5.13、由图5—93（a)所示4位同步二进制计数器接成图5—95所示电路,画出输出端QD的波

形，说明QD为几分频。
图5—95
解:
0000
0010
1010
1110
0001
0011
1011
0111
1111
0110
1110

CK

QD为10分频。

5.14、图5—96(a）所示逻辑符号为4位并行通道移位寄存器及功能表。分析图5—96（b）所构
成的逻辑图：（1）写出状态图；(2)画出CK与QD对应的波形图.
图5—96

0000
1000
0100
1010
0101
0010
1001
1100
0110
1011
1101
1110
1111
0001
0011
0111

（1）

CK

5.16、分析由图5—96（a）所示移位寄存器组成的图5—98所示电路,分析电路的逻辑功能,
画出QD的波形，分析电路能否自启动.
解：K闭合时清零,
K打开时：
0000
0010
1001
0100
/0
/1
/0
/0
0001
0011
0111
1111
1110
1100
1000
0101
1011
0110
1101
1010

电路可以自启动。
5.17、分析由图5—96（a）所示移位寄存器组成如图5-99（a）、（b)、(c）的逻辑电路，说
明各输出QD是几分频？

1100
1110
1000
0111
0011
0001
1111
0000
解：（a） （b）

1100
1110
1000
0111
0011
0001
1111

QD是7分频. QD是8分频。
10000000
11000000
11111111
01111111
00111111
00000001

（c）

QD是16分频.

图5—100
5.18、分析图5—100所示同步时序电路的功能.画出各输出端的时序图。电路由1片4位二进制计数器、1片(3—8）变量译码器和1片8位锁存器组成。

CK

QA
QB
QC
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q

电路实现逻辑功能：顺序脉冲发生器。
A
B
C
D
X/Z
0/0
1/0
0/0
0/0
1/0
1/0
1/1
0/1
5.19、已知时序电路的状态表如表5—13所示，作出它的状态图。

（a）
表5—14

AD
A
B
B
C
C
D
D
E
×
×
×
×
×
×
×
√
AB
AE
AB
关联比较后的隐含表

X
Y
0
1
A
B
C
E
A/0
B/0
C/1
A/0
B/1
E/0
A/0
A/0
简化状态表
A、D A
5.20、设有表5-14所示的3种完全指定状态表；试求最小化状态表。

（b）

1
2
3
4
5
6
7
7
6
5
4
3
2
8
×
×
×
×
×
×
×
×
×
×
×
×
×
×
×
×
×
×
×
×
×
47
15
15
15
38
38
46
48
48
67
关联比较后的隐含表
1、5 1
4、7 4

X
Y
0
1
1
2
4
6
7
8/0
4/1
3/0
1/0
1/1
8/0
1/1
3/0
4/0
6/1
简化状态表
2、3 2

（c）

A
B
B
C
C
D
D
E
×
×
×
×
×
×
AB
AE
关联比较后的隐含表

X
Y
00
01
A
B
D
B/0
B/0
A/0
B/0
B/0
D/0
A、E A
CD
BC
BC
CD
AC
BE
×
11
10

简化状态表
B/1
B/1
A/1
A/1
D/1
B/1
B、C B

5。21、按照规定的状态分配，分别写出采用D触发器、J—K触发器来实现状态表5—15所示的时
序逻辑电路。
解：四种状态应使用2个触发器.设：Q1=Y1，Q0=Y0
Y1
Y0
X
00
01
11
10
0
1
0
0
0
0
1
1
1
1
1） 用D触发器设计；
Q0
CP
D0
Q0
⊕
Q1
CP
D1
Q1
⊕
CP
X
RD
Z
Y1
Y0
X
00
01
11
10
0
1
1
1
1
1
0
0
0
0

Q
Q
J
K
0
Q
Q
J
K
1
⊕

Z
Q0
Q1
CP
RD
X
2）用J—K触发器设计;

=

5。26、用负边沿J—K触发器及2输入4输出变量译码器，设计一个4相时钟分配器。

0 0
0 1
0 1
1 0
1 1
1 0
1 1
0 0
解:用J—K触发器设计一个4进制计数器，Q1Q0为变量译码器的输入.

CP

Y0
Y1
Y2
Y3

Q
Q
J
K
0
Q
Q
J
K
1
RD
CP
“1”
Q0
Q1
A1
A0
Y3
Y2
Y1
Y0
E

5。27、用J—K触发器设计一个可控计数器，当控制端C=1时，实现000→100→110→111→011
→000;当C=0时，实现000→100→110→010→011→000计数.要求写出:（1)状态图；

000
111
001
010
011
010
101
001
111
0/
X/
0/
0/
1/
1/
1/
X/
X/
X/
X/
110
100
X/
（2)状态表；（3）状态方程；(4）检查能否自启动，画出状态图；（5）画出逻辑图。
解：

1
1
×
×
0
×
0
0
×
×
×
×
×
×
×
×

00
00
01
01
11
11
10
10

X

×
×
×
×
×
×
×
×
1
0
1
×
0
0
×
×

00
00
01
01
11
11
10
10

X

0 0 0 0
0 0 0 1
1 0 0 0
1 0 0 1
1 1 0 0
1 1 0 1
0 1 0 0
1 1 1 1
0 1 1 1
0 1 1 0
1 0 0
1 0 0
1 1 0
1 1 0
0 1 0
1 1 1
0 1 1
0 1 1
0 0 0
0 0 0
0 ×
0 ×
1 ×
0 ×
0 ×
1 ×
1 ×
0 ×
× 0
1 ×
0 ×
× 0
× 0
0 ×
× 1
× 0
1 ×
× 0
× 0
1 ×
0 ×
× 0
× 0
× 1
× 1
× 1
0 ×
× 1
× 1
0 ×

×
×
×
×
×
×
1
1
×
×
0
×
×
×
×
×

00
00
01
01
11
11
10
10

X

×
×
×
×
0
×
1
1
0
0
0
×
×
×
×
×

00
00
01
01
11
11
10
10

X

0
0
×
×
1
×
×
×
0
1
×
×
0
0
×
×

00
00
01
01
11
11
10
10

X

0
0
×
×
×
×
×
×
×
×
×
×
1
1
×
×

00
00
01
01
11
11
10
10

X

Q
Q
J
K
0
Q
Q
J
K
1
Q
Q
J
K
2
+
+
CP
RD
X

5。28、用J—K触发器设计“1011”序列检测器。要求写出：(1）状态图；（2）状态表；（3）三种
独立的状态分配方案；(4）分别写出三种分配方案的状态方程；(5)画出最佳设计的逻辑
图.
解：设S0：初始及检测成功状态；S1:输入一个“1"状态；S2：输入“10”状态；
S3:输入“101"状态；X：输入；Z：输出。
（1）状态图 (2）状态表 (3）状态分配方案

S0
S1
S2
S3
0/0
1/0
1/0
0/0
0/0
1/0
0/0
1/1
X/Z

1
2
3
S0
00
00
01
S1
01
01
00
S2
11
10
10
S3
10
11
11

状态
X
0
1
S1
S0
S2
S3
S0/0
S2/0
S0/0
S2/0
S1/0
S1/0
S3/0
S0/1

1
×
×

×
×

0
00
1
01
11
10

X
×
×
1

×
×

1

0
00
1
01
11
10

X

×
×
1
1
×
×

0
00
1
01
11
10

X
×

1
×
×

1
×

0
00
1
01
11
10

X

（4）状态方程
X

Z

0 0 0
0 0
0
0 × 0 ×
0 0 1
0 1
0
0 × 1 ×
0 1 0
1 1
0
1 × × 0
0 1 1
0 1
0
0 × × 0
1 1 0
0 0
0
× 1 × 1
1 1 1
1 0
0
× 0 × 1
1 0 0
1 1
0
× 0 1 ×
1 0 1
0 0
1
× 1 0 ×

方案一：

1
×
×

×
×

0
00
1
01
11
10

X

×
×
×
1
×
×
1

0
00
1
01
11
10

X
×
1
1

×

1
×

0
00
1
01
11
10

X

×
×

1
×
×
1

0
00
1
01
11
10

X

X

Z

0 0 0
0 0
0
0 × 0 ×
0 0 1
0 1
0
0 × 1 ×
0 1 0
1 0
0
1 × × 1
0 1 1
0 1
0
0 × × 0
1 0 0
0 0
0
× 1 × 0
1 0 1
1 1
0
× 0 1 ×
1 1 0
1 0
0
× 0 × 1
1 1 1
0 0
1
× 1 × 1

方案二：

1

×
×

×
×

0
00
1
01
11
10

X
×
×

1
×
×
1

0
00
1
01
11
10

X

×

1
×
×
1

×

0
00
1
01
11
10

X

×
×
1

×
×
1

0
00
1
01
11
10

X
方案三、
X

Z

0 1 0
0 1
0
0 × × 0
0 1 1
0 0
0
0 × × 1
0 0 0
1 0
0
1 × 0 ×
0 0 1
0 0
0
0 × 0 ×
1 0 0
0 1
0
× 1 1 ×
1 0 1
1 1
0
× 0 1 ×
1 1 0
1 0
0
× 0 × 1
1 1 1
0 1
1
× 1 × 0

Q
Q
J
K
0
Q
Q
J
K
1
+
+
CP
X
RD

从JK的卡诺图可以看出电路的
简化结果相似，以方案三画逻辑电路

5.30、用正边沿D触发器及其他门电路，设计一个节拍发生器，节拍顺序如图5—101所示，要求

000
001
000
010
000
100
写出设计过程。

CP

φ1
φ2
φ3
图5—101
解:从时序图可得出状态图为：
Q
CP
D
Q
Q
CP
D
Q
Q
CP
D
Q
Q
CP
D
Q
Q
CP
D
Q
Q
CP
D
Q
φ1
φ2
φ3
CP
RD
SD
Q0
Q1
Q2
Q3
Q4
Q5
方法一：若将看作触发器的输出，三个触发器不可能有这样的状态，因此应有6个状态，并且在传输“1”,可用6个触发器构成移位寄存器型计数器。其中.此时，状态图为： 逻辑图：

100000
010000
001000
000100
000010
000001
/001
/010
/100
/000
/000
/000

1

×
×
1

0
00
1
01
11
10

方法二：用3个触发器构成6进制计数器，为输出。

0 0 0
0 0 1
0 0 0
0 0 1
0 1 1
0 0 1
0 1 1
0 1 0
0 0 0
0 1 0
1 1 0
0 1 0
1 1 0
1 0 0
0 0 0
1 0 0
0 0 0
1 0 0

000
001
011
010
110
100
/000
/001
/000
/000
/100

1
1
1

×
×

0
00
1
01
11
10

0
CP
Q
D
1
CP
Q
D
2
CP
+

RD
CP
Q
Q
Q
Q
同理：

1
1

×
×

0
00
1
01
11
10

5。32、用正边沿D型触发器设计一个满足图5-102所示波形要求的逻辑电路,CP、X为输入，，写出设计过程.

CP
Y1
Y2
Z
X
图5—102
解：方法一：从时序图中可以看出将Y1、Y2、
X/Y1Y2Z
0/110
0/010
S0
S0
S0
S0
S0
S0
S0
S0
S0
0/101
0/000
1/100
1/011
1/110
1/000
Z为输出时，每经过8个时钟为一个循环。
其状态图为:

×
×

×
×
1
×
1

×
×
1
1
×

00
00
01
01
11
11
10
10

X

×
×

×
×
1
×
1

×
×
1
1
×

00
00
01
01
11
11
10
10

X

若以自然态序状态分配,状态表为：
X

Y1 Y2 Z
0 0 0 0
0 0 1
1 1 0
0 0 1 0
0 1 0
0 1 0
0 1 0 0
0 1 1
1 0 1
0 1 1 0
1 0 0
0 0 0
1 0 0 1
1 0 1
1 0 0
1 0 1 1
1 1 0
0 1 1
1 1 0 1
1 1 1
1 1 0
1 1 1 1
0 0 0
0 0 0

或
同理，从卡诺图可以求出：

方法二：从时序图中可以看出Y1Y2的状态为00→11→01→10→00。
1
1

1
1

0
00
1
01
11
10

X

X/Z
00
11
01
10
0/0
0/0
0/0
0/1
0/1
1/0
1/1
1/0
1/0
设：则状态图、状态表为：
X

Z
0 0 0
1 1
0
0 0 1
1 0
0
0 1 0
1 0
0
0 1 1
1 1
1
1 0 0
0 0
1
1 0 1
0 1
0
1 1 0
0 1
0
1 1 1
0 0
0

同理：

显然，方法二的结果比方法一的结果要简单得多。其逻辑图为：
Q
CP
D
Q
Q
CP
D
Q
⊕
⊕
+
Y2
Y1
Q0
Q1
Z
X
CP
RD

5。33、用正边沿D触发器设计一个具有如下功能的电路（电路如图5—103所示）；
（1）开关K处于位置1（即X=0）时，输出ZW=00;（2)当开关K掷到2（即X=1）时，电路要产生完整的系列输出，即ZW：00→01→11→10(开始X在位置1）；（3）如果完整的系列输出后,K仍在位置2，则ZW一直保持10状态，只有当K回到位置1时，ZW才重新回到00。
要求:
(1）画出最简状态图；（2)列出状态表；(3）给定状态分配;（4）写出状态方程及输出方
设计

的

电路

图5—103
Z
W
X
K
2
1
R
+5V
程;（5）画出逻辑图。
解：ZW的状态为00、01、10、11，所以设:
输出Z=Q1;W=Q0；输入：X

X/

00

01

11
0/
1/
1/
1/
0/

10
1/
状态图 状态表

X
0 0 0 0 0
0 0 1 0 1
0 1 1 1 1
1 1 1 1 1
1 0 0 0 0
1 0 1 1 0

×
×

1
1
1

0
00
1
01
11
10

X

Q
CP
D
Q
+
Q
CP
D
Q

CP
RD
X
W
Z

×
×

1
1

0
00
1
01
11
10

X
逻辑图

5。34、设计一个无堵塞的脉冲发生器，产生一个010011000的序列脉冲，如图5—104所示。
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
图5—104

要求：（1）用4个正边沿D型触发器，采用移位方式实现；
（2）用数据选择器,同步4位计数器和“与非“门实现；
（3)用图5—97所示移位寄存器实现。
解：Z=01011000，01011000
（2）用四位二进制计数器构成一个8进制计数器，其输出端