计算机组成原理复习题(含答案).doc

计算机组成原理复习题一、选择题：1.双字节一般指（C ）二进制数。 A1位B32位C16位D8位2.在主机中，能对指令进行译码的器件是（D ）。 A存储器BALUC运算器 D控制器3.若一个数的编码是10000000，它的真值是-127，则该编码是（D ）。 A原码B移码C补码D反码4.在I/O控制方式中，主要由程序实现的是（C ）。 APPU方式BDMA方式C中断方式D通道方式5.在浮点数的表示范围中，（B ）在机器数中不出现，是隐含的。 A阶码B基数C尾数D符号6.指令系统采用不同的寻址方式的主要目的是（ D ）。A提高访问速度B简化指令译码电路C增加内存容量 D扩大寻址范围7.若标志寄存器Z=1 ，表明（C ） A运算结果为负B运算结果为1 C运算结果为0 D运算结果为正8.寄存器间接寻址方式中，操作数在（B ）中。A寄存器B存储器C堆栈DCPU9DMA接口（B ）。 A可以用于主存与主存之间的数据交换 B内有中断机制 C内有中断机制，可以处理异常情况 D内无中断机制10.计算机主频的周期是指（A ）A 时钟周期B 指令周期C 工作周期D 存取周期11.运算器是由多种部件组成的，其核心部件是（D ）。A数据寄存器B累加器C多数转换器 D. 算术逻辑运算单元12.使CPU与I/O设备完全并行工作方式是（C ）方式。A程序直接传送 B中断C通道 D程序查询13.某计算机字长32位，存储容量为64KB，若按照字节编址，它的寻址范围是（B ）A8K B16KC32K D 4K14目前我们所说的个人台式商用机属于( D )。A巨型机 B中型机 C小型机 D微型机15冯诺依曼机工作方式的基本特点是( B )。A多指令流单数据流 B按地址访问并顺序执行指令C堆栈操作 D存储器按内容选择地址16CPU的组成中不包含( A )。A存储器 B寄存器 C控制器 D运算器17在定点二进制运算器中，减法运算一般通过( D )来实现。A原码运算的二进制减法器 B补码运算的二进制减法器C补码运算的十进制加法器 D补码运算的二进制加法器18某RAM芯片，其存储容器为1024K16位，该芯片的地址线和数据线数目分别为( A )。A 20， 16 B20，4 C 1024，4 D1024，1619在计算机系统中，记录系统运行状态的部件是( D )。A程序计数器 B指令寄存器 C中断寄存器 D程序状态字20在主存和CPU之间增加Cache的目的是( C )。A增加内存容量 B提高内存的可靠性C解决CPU与内存之间的速度匹配问题 D增加内存容量，同时加快存取速度21计算机的存储器采用分级方式是为了( B )。A减少主机箱的体积 B解决容量、价格、速度三者之间的矛盾C为方便保存大量数据 D操作起来更方便22微型机系统中，主机和高速硬盘进行数据交换一般采用( B )方式。A程序中断控制 B直接存储器访问(DMA)C程序直接控制 D通道控制23.关于“同步控制”方式的描述正确的是（ D ）。A.只适用于CPU内部的控制 B.只适用于外围设备的控制 C.所有指令执行的时间相同 D.由统一时序信号控制的方式24.某计算机指令平均运算时间是10ns （1ns =10-9s），则该机的平均运算速度是（ C ）。A. 1MPIS B.10MPIS C.100MPIS D.1000MPIS 25CPU响应中断的时间是( C )。 A中断源提出请求 B取指周期结束 C执行周期结束 D间址周期结束26.在浮点数表示中，其阶码常采用哪种编码表示（ D ）。 A.原码 B.反码 C.补码 D.移码 27.用8位字长的补码（其中1位符号位）表示定点小数N，能表示的数值范围是（C ） A.0|N|1-2-7 B.-1|N|1-2-8 C.-1|N|1-2-7 D.-(1-2-7 )|N|1-2-7 28.以下哪个描述是错误的（ A ）A.中断的响应可以发生在一条指令执行完毕后，也可以发生在指令执行过程中B.DMA方式在数据传输过程中接管了CPU的总线控制权C.中断的响应次序和其处理次序可以不一致D.程序查询的输入输出控制方式不支持多个设备并行工作29.在I/O的控制方式中，程序查询方式、中断方式和DMA方式的优先级从低到高的排列次序是（B）。A.程序查询方式、DMA方式、中断方式 B.程序查询方式、中断方式、DMA方式C.DMA方式、中断方式、程序查询方式 D.中断方式、程序查询方式、DMA方式30直接寻址的无条件转移指令功能是将指令中的地址码送入( A )。 APC B地址寄存器 C累加器 DALU31三种集中式总线控制中，( A )方式对电路故障最敏感。 A链式查询 B计数器定时查询 C独立请求 D以上都不对32. 指令周期是指( C )。ACPU从主存取出一条指令的时间 BCPU执行一条指令的时间 CCPU从主存取出一条指令加上执行这条指令的时间 D时钟周期时间33计算机中表示地址时，采用( D ) 。 A原码； B补码； C反码； D无符号数。34. 计算机的存储系统是指（ D ）A RAM B ROM C 主存储器 D cache，主存储器和外存储器35.若RAM芯片的容量是2M*8位，则该芯片引脚中地址线和数据线的数据之和是（ B ）A 21 B 29 C 18 D 不可估计36以下叙述( A )是错误的。A一个更高级的中断请求一定可以中断另一个中断处理程序的执行；BDMA中有中断机制。CDMA的数据传送不需CPU控制； DDMA和CPU必须分时使用总线；37.如果X 为负数，由X补求-X补是将（ B ）。 A.X补各值保持不变 B. X补连同符号位一起各位变反，未位加1 C.X补除符号位外，各位变反，未位加1 D. X补符号位变反，其它各位不变 38.在按字节编址的存储器中，每个编址单元中存放（ B ） A.1位 B.8位 C.16位 D.32位 39( A )码是美国信息交换标准代码。 A.ASCB.CRCC.BCDD.ABC40将十进制数转换成十六进制数：（30）10=( B )16 A.20B.1EC.2ED.3041.中断向量地址是：( C )。A 子程序入口地址 B 中断服务程序的入口地址C中断服务程序入口地址的指示器 D 中断返回地址42.在取指周期中，是按照（ D ）的内容访问主存，以读取指令。 A.指令寄存器IR B.程序状态寄存器PS C.存储器数据寄存器MDR D.程序计数器PC 43操作数的来源，去向可以是 ( D )。 ACPU内部的通用寄存器 B.外围设备中的一个寄存器 C. 内存储单元中的一个存储单元 D.以上都对44直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是( C )。 A直接、立即、间接 B直接、间接、立即 C立即、直接、间接 D立即、间接、直接45存放欲执行指令的寄存器是( B )。 AMAR BPC CMDR DIR二、填空题：1.数值连同符号在计算机中的编码表示称之为该数据的（机器数），其原来的数值称为（真值）。2.机器字长为32位，存储容量为1MB，若按字编址访问，其地址线需要（ 18）条。38位二进制定点小数补码所能表示的十进制数范围是（1）至（127），前者的二进制补码表示为（1.0000000），后者的二进制补码表示为（0.1111111）。4CPU中，保存当前正在执行的指令的寄存器为（指令寄存器IR），保存下一条指令地址的寄存器为（程序计数器PC），保存CPU访存地址的寄存器为（地址寄存器AR）。5采用双符号位的方法进行溢出检测时，若运算结果中两个符号位（不相同），则表明发生了溢出；若结果的符号位位（01），表示发生正溢出；若为（10），表示发生负溢出。6一条指令通常分为（操作码）和（地址码）两部分。7定点运算器主要完成对（纯小数）数据与（纯整数）数据的算术和逻辑运算。8.设字长8 位（含1 位符号位），真值X=-1011，则X原=（1，0001011）。9.在CPU 的状态寄存器中，常设置以下状态位：（ 零 ）标志位（ Z），（ 负）标志位（ N），（ 溢出 ）标志位(V) 和（ 辅助进位 ）标志位(C)。 10CPU响应中断时要保护现场，包括对（断点）和（通用寄存器和状态寄存器）的保护，前者通过（ 中断隐指令 ）实现，后者可通过（ 中断服务程序 ）实现。11运算器的技术指标一般用（主频 ）和（字长）表示。12高速缓存是设在（CPU）和（主存）之间的一种存储器，主要是为了解决两者之间的（速度）不匹配。13设24位长的浮点数，其中阶码6位(含阶符1位)，数符1位，尾数17位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是（），非零最小正数真值是（），绝对值最大的负数真值是（），绝对值最小的负数真值是（ ）（均用十进制表示）。14在计算机术语中，将运算器、控制器合在一起，称为（中央处理器 ），而将（CPU）和存储器合在一起，成为（主机）。15磁表面存储器主要技术指标有（存储密度），（存储容量），平均存取时间，数据传输率。三、解释常用英文代号的中文意思1.PC 2.IR 3.ALU 4.MAR 5.MDR 6.MIPS 7.CU 8.CPU 9.SRAM 10.DRAM 11.CACHE 12.DMA 13.RISC 14.CISC 15.OP 16.PSW 17.INTR 18.SP 19.PUSH 20.POP 21.DACK 22.DREQ 23.INTA 24.BUS 25.Flash MEMORY 26.CD-ROM 27.EEPROM答：1 程序计数器 2 指令寄存器 3算术逻辑单元 4 存储器地址寄存器 5存储器数据寄存器 6 每秒百万条指令 7 控制单元 8中央处理器 9 静态随机存储器 10 动态随机存储器11 高速缓冲存储器 12 直接存储器访问 13 精简指令系统计算机 14 复杂指令系统计算机 15 操作码 16 程序状态字 17 中断请求 18堆栈指针 19 入栈操作 20 出栈操作 21 DMA应答 22 DMA请求 23 中断应答 24 总线 25 闪存 26 只读光盘 27 电可擦除只读存储器 四、简答题1.冯诺依曼思想包含那些要点？答：（1）用二进制代码表示程序和数据； （2）计算机采用存储程序的工作方式；（3）计算机硬件由存储器、运算器、控制器、输入设备和输出设备组成。2.I/O接口的基本功能有哪些？答：（1）寻址 接收CPU送来的地址码，选择接口中的寄存器供CPU访问。（2）数据缓冲 实现主机与外设的速度匹配。（3）预处理 串-并格式转换（串口）数据通路宽度转换（并口）电平转换（4）控制功能 传送控制命令与状态信息，实现I/O传送控制方式。3. 指令和数据都存于存储器中，计算机如何区分它们？答：计算机区分指令和数据有以下2种方法：（1）通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。（2）通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。4比较机器字长、存储字长、指令字长。答：机器字长CPU进行一次处理时的数据位数；指令字长一条指令的二进制代码位数；存储字长一个存储单元所存二进制代码的位数；5. 试比较SRAM和DRAM。答：P87-P886. 试比较同步通信和异步通信。答：同步通信：指由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合。异步通信：指没有统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。7.试从5个方面比较程序中断与DMA方式的区别。答：P2108试解释计算机硬件系统中五大部分在计算机中的功能。答：P99什么叫中断？什么叫DMA？它们各应用在什么场合？答：P194;P20210试解释立即寻址、直接寻址和寄存器寻址的区别。答：P311;P31311试解释指令寻址和数据寻址的区别。答：P31012. I/O有哪些编址方式？各有何特点？解：常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址；特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。13. 什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？解：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大 (大约 5:1 )。存储系统中Cache主存层次采用了程序访问的局部性原理。14.说明中断向量地址和入口地址的区别和联系。解：中断向量地址和入口地址的区别：向量地址是硬件电路（向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。中断向量地址和入口地址的联系：中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。五、计算分析题1. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽= 1/200ns X 32位= 160M位/秒= 20MB/S 2. 某计算机的I/O设备采用异步串行传送方式传送字符信息。字符信息的格式为一位起始位、七位数据位、一位校验位和一位停止位。若要求每秒钟传送480个字符，那么该设备的波特率为多少？比特率是多少？解：48010=4800位/秒=4800波特；4807=3360位/秒=3360比特3 用变形补码计算，并使用变形补码来判断结果是否溢出？若溢出是何种溢出。(1) 已知X=00.010110，Y=00.100101，计算XY补(2) 已知X=11.101101，Y=11.010011，计算X-Y补解：（1）XY补=X补+Y补=00.010110+00.100101=00.111011,无溢出。 （2）X-Y补=X补+-Y补=11.101101+00.101101=00.011010, 无溢出。4. 设浮点数格式为：阶码5位（含1位阶符），尾数11位（含1位数符）。写出51/128、-27/1024所对应的机器数。要求如下：（1）阶码和尾数均为原码。（2）阶码和尾数均为补码。（3）阶码为移码，尾数为补码。 解：据题意画出该浮点数的格式：阶符1位阶码4位数符1位尾数10位 将十进制数转换为二进制：x1= 51/128= 0.0110011B= 2-1 * 0.110 011B x2= -27/1024= -0.0000011011B = 2-5*(-0.11011B）则以上各数的浮点规格化数为：（1）x1浮=1，0001；0.110 011 000 0 x2浮=1，0101；1.110 110 000 0（2）x1浮=1，1111；0.110 011 000 0 x2浮=1，1011；1.001 010 000 0（3）x1浮=0，1111；0.110 011 000 0 x2浮=0，1011；1.001 010 000 0 5. 设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题。 （1）A=9/64， B=-13/32，求A+B。 （2）A=19/32，B=-17/128，求A-B。 （3）A=-3/16，B=9/32，求A+B。 （4）A=-87，B=53，求A-B。 解：（1）A=9/64= 0.001 0010B, B= -13/32= -0.011 0100B A补=0.001 0010, B补=1.100 1100A+B补= 0.0010010 + 1.1001100 = 1.1011110 无溢出A+B= -0.010 0010B = -17/64 （2）A=19/32= 0.100 1100B, B= -17/128= -0.001 0001B A补=0.100 1100, B补=1.110 1111 , -B补=0.001 0001 A-B补= 0.1001100 + 0.0010001= 0.1011101 无溢出 A-B= 0.101 1101B = 93/128B（3）A= -3/16= -0.001 1000B, B=9/32= 0.010 0100B A补=1.110 1000, B补= 0.010 0100 A+B补= 1.1101000 + 0.0100100 = 0.0001100 无溢出A+B= 0.000 1100B = 3/32 （4） A= -87= -101 0111B, B=53=110 101B A补=1 010 1001, B补=0 011 0101, -B补=1 100 1011A-B补= 1 0101001 + 1 1001011 = 0 1110100 溢出6.（1）CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的平均访问时间？（2）已知cache存储周期是40ns，主存存储周期是200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？解：（1）命中率h2420/(2420+80)=96.8%平均存取时间=htc+(1-h)(tc+tM)=96.8%*40+(1-96.8%)*(40+240)=47.68ns(2)50=40*h+(1-h)*240 h=95%7. 假设某设备向CPU传送信息的最高频率是40K次/秒，而相应的中断处理程序其执行时间为40ms，试问该外设是否可用程序中断方式与主机交换信息，为什么？解：该设备向CPU传送信息的时间间隔=1/40K=0.025103=25ms 40ms 则：该外设不能用程序中断方式与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。8.有一个cache的容量为2K字，每块为16字，问：（1）该cache可容纳多少个块？（1分）（2）如果主存的容量是256K字，则有多少个块？（1分）（3）主存的地址有多少位？cache的地址有多少位？（2分）（4）在直接映射方式下，主存中的第i块映射到cache中哪一个块？（1分）（5）进行地址映射时，存储器地址分成哪几段？各段分别多少位？（3分）解：(1) cache中有2048/16=128个块。(2) 主存有256K/16=21416384个块。(3)主存容量为256K218字，所以主存的地址有18位。 cache容量为2K=211字，所以cache字地址为11位。(4) 主存中的第i块映像到cache中第 i mod 128个块中。(5) 存储器的字地址分成三段：主存字块标记、缓存字块地址、字块内地址。 主存字块标记的长度为18-11=7位，缓存字块地址为7位，字块内地址为4位。9.某机字长8位，试用如下所给芯片设计一个存储器，容量为10KB，其中RAM为高地址8KB，ROM为低地址2KB，最低地址为0（RAM芯片类型有：4K*8位，ROM芯片有：2K*4位）。（1）地址线.数据线各为多少根。（2）RAM和ROM的地址范围分别为多少？（3）每种芯片各需要多少片。（4）画出存储器结构图及与CPU连接的示意图。10用1K4位/片的SRAM芯片构成一个4K8位的存储器，地址总线A15A0（低），双向数据总线D7D0，读写控制信号，为片选输入端。请画出芯片级逻辑框图，注明各种信号线，写出各片选信号逻辑式。解：（1）计算芯片数 扩展位数：用两片1K4位的存储芯片扩展容量至1K8位； 扩展单元数：用4组1K8位将容量扩展至4K8位； 故共需 24 = 8 片 1K4位的存储芯片。 （2）地址分配 因为：212=4K，所以存储器需要12位地址； 210=1K，所以芯片需要10位地址。 片选逻辑： 芯片容量 芯片地址 片选信号 片选逻辑 1K A9A0 CS0 1K A9A0 CS1 1K A9A0 CS2 1K A9A0 CS3 逻辑框图 11.某16位字长机器的指令结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 5 4 0OP目标寄存器源寄存器解：指令格式及寻址方式特点如下：（1） 二地址指令。（2） 操作码OP可指定26=64条指令。（3） 源和目标都是通用寄存器（可分别指定32个寄存器），所以是RR型指令，两个操作数均在寄存器中（4） 这种指令格式常用于算术逻辑类指令。12. 现有A、B、C、D四个中断源，其优先级由高向低按A、B、C、D顺序排列。若中断服务程序的执行时间为20s，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU执行程序的轨迹。解：A、B、C、D的响优先级即处理优先级。CPU执行程序的轨迹图如下：13. 某机有五个中断源L0、L1、L2、 L3、L4，按中断响应的优先次序由高向低排序为L0 L1L2L3L4，根据下示格式，现要求中断处理次序改为L1L4L2L0L3，根据下面的格式，写出各中断源的屏蔽字。解：各中断源屏蔽状态见下表：中断源屏蔽字01234I010010I111111I210110I300010I410111表中：设屏蔽位=1，表示屏蔽；屏蔽位=0，表示中断开放。