80x86CPU的体系结构PPT课件.ppt

80 x86CPU80 x86CPU的体系结的体系结构构图图 8086/8088CPU8086/8088CPU引脚信号引脚信号 一、一、一、一、8086/8088 CPU8086/8088 CPU8086/8088 CPU8086/8088 CPU内部编程结构内部编程结构内部编程结构内部编程结构1.1.功能结构功能结构 8086/8088 8086/8088 CPUCPU内内内内部部部部结结结结构构构构从从从从功功功功能能能能上上上上可可可可以以以以分分分分为为为为两两两两部分：部分：部分：部分：总总总总线线线线接接接接口口口口单单单单元元元元BIU(Bus BIU(Bus BIU(Bus BIU(Bus Interface Interface Interface Interface Unit)Unit)Unit)Unit)：负负负负责完成责完成责完成责完成CPUCPUCPUCPU与存储器或与存储器或与存储器或与存储器或I/OI/OI/OI/O设备之间的数据传送。设备之间的数据传送。设备之间的数据传送。设备之间的数据传送。执执执执行行行行单单单单元元元元EU(Execution EU(Execution EU(Execution EU(Execution Unit)Unit)Unit)Unit)：不不不不与与与与系系系系统统统统外外外外部部部部直接相连，负责译码和执行指令。直接相连，负责译码和执行指令。直接相连，负责译码和执行指令。直接相连，负责译码和执行指令。图图 8086CPU8086CPU基本结构框图基本结构框图 2020位位总线接口单元总线接口单元总线接口单元总线接口单元BIUBIUBIUBIU的组成：的组成：的组成：的组成：4 4 4 4个段地址寄存器：个段地址寄存器：个段地址寄存器：个段地址寄存器：CSCSCSCS、DSDSDSDS、SSSSSSSS、ESESESES。IP16IP16IP16IP16位的指令指针寄存器。位的指令指针寄存器。位的指令指针寄存器。位的指令指针寄存器。20202020位物理地址加法器和总线控制电路。位物理地址加法器和总线控制电路。位物理地址加法器和总线控制电路。位物理地址加法器和总线控制电路。6 6 6 6个字节的指令队列缓冲器。个字节的指令队列缓冲器。个字节的指令队列缓冲器。个字节的指令队列缓冲器。执行单元执行单元执行单元执行单元EUEUEUEU的组成：的组成：的组成：的组成：16161616位算术逻辑单元位算术逻辑单元位算术逻辑单元位算术逻辑单元ALUALUALUALU。16161616位标志寄存器位标志寄存器位标志寄存器位标志寄存器FLAGSFLAGSFLAGSFLAGS。16161616位位位位通通通通用用用用寄寄寄寄存存存存器器器器组组组组：AXAXAXAX、BXBXBXBX、CXCXCXCX、DXDXDXDX、SPSPSPSP、BPBPBPBP、SISISISI、DIDIDIDI。数据暂存寄存器：暂存数据。数据暂存寄存器：暂存数据。数据暂存寄存器：暂存数据。数据暂存寄存器：暂存数据。EUEUEUEU控控控控制制制制电电电电路路路路：是是是是控控控控制制制制、定定定定时时时时与与与与状状状状态态态态逻逻逻逻辑辑辑辑电电电电路路路路，接接接接收收收收从从从从BIUBIUBIUBIU中中中中指指指指令令令令队队队队列列列列取取取取来来来来的的的的指指指指令令令令，经经经经过过过过指指指指令令令令译译译译码码码码形形形形成成成成各各各各种种种种定时控制信号，对定时控制信号，对定时控制信号，对定时控制信号，对EUEUEUEU的各个部件实现定时操作。的各个部件实现定时操作。的各个部件实现定时操作。的各个部件实现定时操作。二、二、8086/80888086/8088的内部寄存器的内部寄存器 1.1.通用寄存器通用寄存器 通通用用寄寄存存器器(8(8个个)：包包括括四四个个数数据据寄寄存存器器AX(AH/AL),AX(AH/AL),BX(BH/BL),CX(CH/CL),DX(DH/DL)BX(BH/BL),CX(CH/CL),DX(DH/DL)，两两个个地地址址指指针针寄寄存存器器(SP,BP)(SP,BP)和两个变址寄存器和两个变址寄存器(SI,DI)(SI,DI)。数据寄存器数据寄存器AXAX、BXBX、CXCX、DXDX 数据寄存器一般用于存放参与运算的操作数或运算结果。数据寄存器一般用于存放参与运算的操作数或运算结果。每个数据寄存器都是每个数据寄存器都是1616位的，可将高、低位的，可将高、低8 8位分别作为两个位分别作为两个独立的独立的8 8位寄存器来用。高位寄存器来用。高8 8位分别记作位分别记作AHAH、BHBH、CHCH、DHDH，低，低8 8位分别记作位分别记作ALAL，BLBL，CLCL，DLDL。AX(Accumulator)AX(Accumulator)：累累加加器器，是是算算术术运运算算主主要要寄寄存存器器，此此外外，所有的所有的I/OI/O指令都使用该寄存器与外设端口交换信息。指令都使用该寄存器与外设端口交换信息。BX(Base)BX(Base)：基基址址寄寄存存器器，8086/8088CPU8086/8088CPU中中有有两两个个基基址址寄寄存存器器BXBX和和BPBP。在在计计算算存存储储器器地地址址时时，常常用用BXBX存存放放操操作作数数在在内内存存中中数数据据段段内内的的基基准准地地址址，而而BPBP用用来来存存放放操操作作数数在在堆堆栈栈段段内内的的基基准准地址。地址。CX(Counter)CX(Counter)：计计数数寄寄存存器器，在在设设计计循循环环程程序序时时使使用用该该寄寄存存器器存存放放循循环环次次数数，在在数数据据串串操操作作指指令令中中用用来来存存放放数数据据串串元元素素的的个数。个数。DX(Data)DX(Data)：数数据据寄寄存存器器。在在寄寄存存器器间间接接寻寻址址的的I/OI/O指指令令中中存存放放I/OI/O端端口口地地址址；在在做做双双字字运运算算时时，DXDX与与AXAX一一起起存存放放一一个个双双字长操作数，字长操作数，DXDX存放高存放高1616位数，位数，AXAX存放低存放低1616位数位数。地址指针寄存器地址指针寄存器SPSP、BPBP SP(Stack SP(Stack Pointer)Pointer)：堆堆栈栈指指针针寄寄存存器器。在在使使用用堆堆栈栈操操作作指指令令(PUSH(PUSH或或POP)POP)对对堆堆栈栈进进行行操操作作时时，每每执执行行一一次次进进栈栈或或出出栈栈操操作作，系系统统会会自自动动将将SPSP的的内内容容减减2 2或或加加2 2，以以使使其其始终指向栈顶，始终指向栈顶，与与SSSS联用。联用。BP(Base BP(Base Pointer)Pointer)：基基址址指指针针寄寄存存器器。作作为为通通用用寄寄存存器器，它它可可以以用用来来存存放放数数据据，但但更更经经常常更更重重要要的的用用途途是是存存放放操作数在堆栈段内的基准地址。操作数在堆栈段内的基准地址。变址寄存器变址寄存器SISI、DIDI SI(Source Index)SI(Source Index)：源变址寄存器。：源变址寄存器。DI(Destination Index)DI(Destination Index)：目的变址寄存器。：目的变址寄存器。这两个寄存器通常用在字符串操作时存放操作数的偏移这两个寄存器通常用在字符串操作时存放操作数的偏移地址，其中地址，其中SISI存放源串在数据段内的偏移地址，存放源串在数据段内的偏移地址，DIDI存放目的存放目的串在附加数据段内的偏移地址。串在附加数据段内的偏移地址。2.2.段寄存器段寄存器 8086/8088 8086/8088 CPUCPU具具有有寻寻址址1MB1MB字字节节存存储储空空间间的的能能力力，但但是是其其指指令令中中给给出出的的寄寄存存器器只只有有1616位位的的，使使CPUCPU不不能能直直接接寻寻址址1MB1MB的空间。的空间。为为此此，8086/80888086/8088对对存存储储器器进进行行分分段段管管理理，即即将将程程序序代代码码或或数数据据分分别别放放在在代代码码段段、数数据据段段、堆堆栈栈段段或或附附加加数数据据段中，每个逻辑段最长可为段中，每个逻辑段最长可为64KB64KB。段段地地址址分分别别放放在在对对应应的的段段寄寄存存器器中中，代代码码或或数数据据在在段段内的偏移地址由有关寄存器或立即数给出。内的偏移地址由有关寄存器或立即数给出。CS(Code Segment)CS(Code Segment)：代码段寄存器。用来存储程序当前：代码段寄存器。用来存储程序当前使用的代码段的段地址。使用的代码段的段地址。CSCS的内容左移四位再加上指令指针寄的内容左移四位再加上指令指针寄存器存器IPIP的内容就是下一条要读取的指令在存储器中的的内容就是下一条要读取的指令在存储器中的2020位物理位物理地址。地址。DS(Data Segment)DS(Data Segment)：数据段寄存器。用来存放程序当前使：数据段寄存器。用来存放程序当前使用的数据段的段地址。用的数据段的段地址。DSDS的内容左移四位再加上由指令中存储的内容左移四位再加上由指令中存储器寻址方式给出的偏移地址即得到对数据段指定单元进行读写器寻址方式给出的偏移地址即得到对数据段指定单元进行读写的的2020位物理地址。位物理地址。SS(Stack Segment)SS(Stack Segment)：堆栈段寄存器。用来存放程序当前所：堆栈段寄存器。用来存放程序当前所使用的堆栈段的段地址。使用的堆栈段的段地址。堆栈是存储器中开辟的按先进后出原堆栈是存储器中开辟的按先进后出原则组织的一个特殊存储区，主要用于调用子程序或执行中断服则组织的一个特殊存储区，主要用于调用子程序或执行中断服务程序时保护断点和现场。务程序时保护断点和现场。ES(Extra Segment)ES(Extra Segment)：附加段寄存器。用来存放程序当前使：附加段寄存器。用来存放程序当前使用的附加数据段的段地址。用的附加数据段的段地址。附加数据段常用来存放字符串操作附加数据段常用来存放字符串操作时的目的字符串。时的目的字符串。3.3.控制寄存器控制寄存器 IP(Instruction IP(Instruction Pointer)Pointer)：指指令令指指针针寄寄存存器器。用用来来存存放放下下一一条条要要读读取取的的指指令令在在代代码码段段内内的的偏偏移移地地址址，与与CSCS段段寄寄存存器器联用，用户程序不能直接访问联用，用户程序不能直接访问IPIP。FLAGSFLAGS：标标志志寄寄存存器器。它它是是一一个个1616位位的的寄寄存存器器，但但只只用用了了其其中中9 9位位，这这9 9位位包包括括6 6个个状状态态标标志志位位，3 3个个控控制制标标志志位位，如如下下图所示。图所示。图图 8086/8088的标志寄存器的标志寄存器 状态标志位：状态标志位：6位位 CF(Carry CF(Carry Flag)Flag)：进进位位标标志志位位。当当进进行行加加减减运运算算时时，若若最最高高位位发发生生进进位位或或借借位位则则CF=1CF=1，否否则则为为0 0。通通常常用用于于判判断断无无符符号号数数运运算算结结果果是是否否超超出出了了计计算算机机所所能能表表示示的的无无符符号数的范围。号数的范围。PF(Parity Flag)PF(Parity Flag)：奇偶标志位。：奇偶标志位。当指令执行结果中当指令执行结果中含有偶数个含有偶数个1 1时，时，PF=1PF=1，否则，否则PF=0PF=0。AF(Auxiliary Flag)AF(Auxiliary Flag)：辅助进位标志位。：辅助进位标志位。当执行加当执行加法或减法运算指令时，低半部分向高半部分有进位或借法或减法运算指令时，低半部分向高半部分有进位或借位，则位，则AF=1AF=1，否则为，否则为0 0。ZF(Zero ZF(Zero Flag)Flag)：零零标标志志位位。若若当当前前的的运运算算结结果果为为0 0，则则ZF=1ZF=1，否则为，否则为0 0。SF(Sign SF(Sign Flag)Flag)：符符号号标标志志位位。当当运运算算结结果果的的最最高高位位为为1 1时，时，SF=1SF=1，否则为，否则为0 0。OF(Overflow OF(Overflow Flag)Flag)：溢溢出出标标志志位位。当当运运算算结结果果超超出出了了带带符符号号数数所所能能表表示示的的数数值值范范围围，即即溢溢出出时时，OF=1OF=1，否否则则为为0 0。用来判断带符号数运算结果是否溢出。用来判断带符号数运算结果是否溢出。控制标志位：控制标志位：3 3位位位位 用来控制用来控制CPUCPU的操作，由程序设置或清除。它们是：的操作，由程序设置或清除。它们是：TF(Trap TF(Trap Flag)Flag)：跟跟踪踪（陷陷阱阱）标标志志位位。为为测测试试程程序序的的方方便便而而设设置置。若若将将TFTF置置1 1，则则CPUCPU处处于于单单步步工工作作方方式式，每每执执行行一一条条指指令令，自自动动产产生生一一次次单单步步中中断断，可可使使用用户户逐逐条条检检查查指指令令执执行行结结果果；若若TF=0TF=0，则程序正常运行。，则程序正常运行。IF(Interrupt IF(Interrupt Enable Enable Flag)Flag)：中中断断允允许许标标志志位位。是是用用来来控控制制可可屏屏蔽蔽中中断断的的标标志志位位。若若IF=1IF=1，表表示示允允许许CPUCPU响响应应外外部部从从INTRINTR引引脚脚上上发发来来的的可可屏屏蔽蔽中中断断请请求求；若若IF=0IF=0，则则禁禁止止CPUCPU响响应应可可屏屏蔽蔽中断请求信号。中断请求信号。IFIF的状态对非屏蔽中断和内部中断没有影响。的状态对非屏蔽中断和内部中断没有影响。DF(Direction DF(Direction Flag)Flag)：方方向向标标志志位位。若若将将DFDF置置1 1，则则串串处处理理指指令令操操作作后后使使变变址址寄寄存存器器SISI和和DIDI递递减减；若若将将DFDF置置0 0，则则串串处处理理指指令操作后使变址寄存器令操作后使变址寄存器SISI和和DIDI递增。递增。一、一、8086/80888086/8088的引脚信号的引脚信号 80868086与与8088 CPU8088 CPU内部结构基本相同，外部采用内部结构基本相同，外部采用4040条引条引脚的双列直插式封装，如下图所示引脚信号。脚的双列直插式封装，如下图所示引脚信号。8086/8088 CPU8086/8088 CPU具有两种工作模式：最小模式和最大具有两种工作模式：最小模式和最大模式，模式，8 8条引脚（条引脚（24243131脚）在两种工作模式中具有不同脚）在两种工作模式中具有不同的功能。的功能。2.2 8086/80882.2 8086/8088引脚信号及工作模式引脚信号及工作模式 图图 8086/8088CPU8086/8088CPU引脚信号引脚信号 8086 8086是是IntelIntel系列的系列的1616位微处理器，采用位微处理器，采用N N沟道、耗尽型的硅沟道、耗尽型的硅栅工艺栅工艺(HMOS)(HMOS)制造，内部包含约制造，内部包含约2900029000个晶体管。个晶体管。80868086有有4040条引脚，有条引脚，有1616根数据线和根数据线和2020根地址线，可寻址的地根地址线，可寻址的地址空间为址空间为2 22020即即1MB1MB。时钟频率：时钟频率：80868086为为5MHz5MHz，8086-28086-2为为8MHz8MHz，8086-18086-1为为10MHz10MHz。80888088一种准一种准1616位微处理器，推出位微处理器，推出80888088的主要目的是为了与当的主要目的是为了与当时已有的一整套时已有的一整套IntelIntel外围接口芯片直接兼容使用。外围接口芯片直接兼容使用。80888088的内部的内部寄存器、内部运算部件以及内部操作与寄存器、内部运算部件以及内部操作与80868086基本相同，但外部性基本相同，但外部性能有区别。能有区别。80868086的外部数据总线是的外部数据总线是1616位的，但位的，但80888088外部的数据总外部的数据总线是线是8 8位的。位的。2.1 8086/8088 CPU2.1 8086/8088 CPU的编程结构的编程结构 1.1.各引脚功能各引脚功能 （1 1）地址）地址/数据总线数据总线ADAD1515ADAD0 0(Address Data Bus)(Address Data Bus)分时复用的地址数据线。传输地址时三态输出，传输数据分时复用的地址数据线。传输地址时三态输出，传输数据时可双向三态输入时可双向三态输入/输出。输出。（2 2）地址）地址/状态线状态线A A1919/S/S6 6A A1616/S/S3 3(Address/Status)(Address/Status)分时复用的地址状态线，三态输出。分时复用的地址状态线，三态输出。在总线周期的在总线周期的T T1 1状态状态作为地址总线的高作为地址总线的高4 4位，位，A A1919A A1616与与ADAD1515ADAD0 0一起构成访问存储一起构成访问存储器的器的2020位物理地址，当位物理地址，当CPUCPU访问访问I/OI/O端口时，端口时，A A1919A A1616保持为保持为“0”0”；在总线周期的其它时间作为状态线用，在总线周期的其它时间作为状态线用，S S6 6S S3 3用来输出用来输出状态信息，状态信息，其中：其中：S S4 4和和S S3 3用于表示当前使用的段寄存器，如下用于表示当前使用的段寄存器，如下表所示。对表所示。对I/OI/O端口或中断矢量寻址时，不需要使用段寄存器。端口或中断矢量寻址时，不需要使用段寄存器。S S5 5用来表示中断标志位状态。当用来表示中断标志位状态。当IFIF 1 1时，时，S S5 5置置“1”1”，表示，表示CPUCPU可以响应可屏蔽中断，否则置为可以响应可屏蔽中断，否则置为“0”0”，表示，表示CPUCPU禁止一切可屏禁止一切可屏蔽中断；蔽中断；S S6 6恒保持为恒保持为“0”0”。表表 S S4 4与与S S3 3的代码组合和对应的状态的代码组合和对应的状态S4S4S3S3状态状态0 00 0当前正在使用当前正在使用ESES0 01 1当前正在使用当前正在使用SSSS1 10 0当前正在使用当前正在使用CSCS，或未使用任何段寄存器，或未使用任何段寄存器1 11 1当前正在使用当前正在使用DSDS （3 3）/S/S7 7（Bus High Enable/StatusBus High Enable/Status）高高8 8位数据总线有效位数据总线有效/状态复用引脚，三态输出。状态复用引脚，三态输出。在总在总线周期的线周期的T T1 1状态时输出，状态时输出，S S7 7在在T T2 2TT4 4时输出。在时输出。在80868086中，该引中，该引脚输出脚输出 信号时，表示总线高信号时，表示总线高8 8位位ADAD1515-AD-AD8 8上的数据有效，在上的数据有效，在80888088中，该引脚被赋予另外的含义。中，该引脚被赋予另外的含义。（4 4）（ReadRead）读控制信号，三态，输出。低电平有效，表示当前读控制信号，三态，输出。低电平有效，表示当前CPUCPU正正在读存储器或在读存储器或I/OI/O端口。端口。（5 5）READYREADY信号信号 准备就绪信号，由外部输入。准备就绪信号，由外部输入。高电平有效，表示被访问高电平有效，表示被访问的内存或的内存或I/OI/O端口已准备好，端口已准备好，CPUCPU可以进行数据传送。当可以进行数据传送。当CPUCPU采采集到集到READYREADY为低时，自动插入等待周期为低时，自动插入等待周期T Tw w，直到，直到READYREADY信号变信号变为高电平后，为高电平后，CPUCPU才脱离等待状态，完成数据传送过程。才脱离等待状态，完成数据传送过程。（6 6）INTRINTR（Interrupt RequestInterrupt Request）可屏蔽中断请求信号，由外部输入，高电平有效。可屏蔽中断请求信号，由外部输入，高电平有效。INTRINTR有效时，表示外设向有效时，表示外设向CPUCPU提出中断请求。提出中断请求。CPUCPU在每条指令的最在每条指令的最后一个时钟周期对后一个时钟周期对INTRINTR进行采样，一旦测试到有中断请求，进行采样，一旦测试到有中断请求，并且当前中断允许标志并且当前中断允许标志IFIF 1 1时，则暂停执行下条指令转入中时，则暂停执行下条指令转入中断响应周期。断响应周期。（7 7）NMINMI（Non-Maskable Interrupt ReguestNon-Maskable Interrupt Reguest）非屏蔽中断请求信号，由外部输入，上升沿触发，不受非屏蔽中断请求信号，由外部输入，上升沿触发，不受IFIF状态的影响。状态的影响。CPUCPU一旦测试到一旦测试到NMINMI请求有效，待当前指令执请求有效，待当前指令执行完就自动从中断入口地址表中找到类型行完就自动从中断入口地址表中找到类型2 2中断服务程序的中断服务程序的入口地址，并转去执行。显然，这是一种比入口地址，并转去执行。显然，这是一种比INTRINTR高级的请求高级的请求。（8 8）测试信号，由外部输入，低电平有效。用于多处理器系测试信号，由外部输入，低电平有效。用于多处理器系统中且只有当统中且只有当CPUCPU执行执行WAITWAIT指令时才使用。每隔指令时才使用。每隔5 5个时钟周期个时钟周期对其进行一次测试。若测试到无效，则对其进行一次测试。若测试到无效，则CPUCPU处于踏步等待状处于踏步等待状态，直到态，直到 有效，有效，CPUCPU才继续执行下一条指令。等待期间才继续执行下一条指令。等待期间允许外部中断。允许外部中断。（9 9）RESETRESET 复位信号复位信号,由外部输入，高电平有效。要求由外部输入，高电平有效。要求RESETRESET信号至信号至少保持少保持4 4个时钟周期。个时钟周期。CPUCPU接收到接收到RESETRESET信号后，停止进行操信号后，停止进行操作，并将标志寄存器、段寄存器、作，并将标志寄存器、段寄存器、IPIP和指令队列等复位到初和指令队列等复位到初始状态。如下表所示：始状态。如下表所示：内部寄存器内部寄存器状态状态内部寄存器内部寄存器状态状态FLAGS0000HDS0000HIP0000HSS0000H指令队列清除ES0000HCSFFFFH其余寄存器0000H 表表 复位后内部寄存器的状态复位后内部寄存器的状态 （1010）MN/MN/（Minimun/MaximunMinimun/Maximun）工作模式选择信号，由外部输入。工作模式选择信号，由外部输入。MN/MN/为高电平，表示为高电平，表示CPUCPU工作在最小模式系统中；低电平时，表示工作在最小模式系统中；低电平时，表示CPUCPU工作在最大模工作在最大模式系统中。式系统中。（1111）CLKCLK（ClockClock）主时钟信号，由主时钟信号，由82848284时钟发生器输入。时钟发生器输入。8086 CPU8086 CPU可使用的可使用的时钟频率随芯片型号不同而不同，时钟频率随芯片型号不同而不同，80868086为为5MHz5MHz，8086-18086-1为为10MHz10MHz，8086-28086-2为为8MHz8MHz。（1212）V VCCCC（电源）和地线（电源）和地线GNDGND 8086 CPU 8086 CPU只需要单一的只需要单一的+5V+5V电源，由电源，由V VCCCC输入。地线输入。地线GNDGND有两有两条，均应该接地。条，均应该接地。二、二、8086/80888086/8088工作模式工作模式 8086/80888086/8088有两种工作模式：最大模式和最小模式。有两种工作模式：最大模式和最小模式。最小最小模式是单处理机模式，模式是单处理机模式，最大模式是多处理机模式最大模式是多处理机模式。两种模。两种模式下系统配置不同。式下系统配置不同。MN/MN/引脚为高电平时工作在最小模式；引脚为高电平时工作在最小模式；为低电平时工作在最大模式。为低电平时工作在最大模式。（一）总线接口芯片（一）总线接口芯片 在实际使用在实际使用8086/80888086/8088微处理器时，还必须配有时钟发生微处理器时，还必须配有时钟发生器器(8284A)(8284A)、地址锁存器、地址锁存器(8282/8283(8282/8283或或74LS373)74LS373)和总线驱动器和总线驱动器(8286/8287)(8286/8287)，才能构成系统总线。，才能构成系统总线。1 1时钟发生器时钟发生器8284A8284A 8284A8284A除为除为CPUCPU和系统提供时钟信号外，还提供经时钟同步和系统提供时钟信号外，还提供经时钟同步的复位信号的复位信号RESETRESET和就绪信号和就绪信号READYREADY。8284A8284A能为能为CPUCPU提供的最高时钟信号频率为提供的最高时钟信号频率为8MHz8MHz。而。而8284A-8284A-1 1可提供可提供10MHz10MHz时钟信号。为使时钟信号。为使8284A8284A正常工作，只要外接一片正常工作，只要外接一片晶体振荡器即可。晶体振荡器即可。（1 1）时钟信号发生器）时钟信号发生器 时钟信号发生器提供系统所需要的时钟信号，有两个来时钟信号发生器提供系统所需要的时钟信号，有两个来源：源：一个是一个是F/CF/C为低电平时，由为低电平时，由X1X1、X2X2引脚间引脚间14.31818MHz14.31818MHz晶体晶体振荡器信号被振荡器信号被8284A8284A作作3 3分频产生分频产生4.77MHz4.77MHz时钟信号时钟信号CLK(CLK(占空比占空比为为13)13)；另一个是另一个是F/CF/C为高电平时，由为高电平时，由EFIEFI引脚输入的方波信引脚输入的方波信号被号被8284A8284A做做3 3分频产生时钟信号分频产生时钟信号。OSCOSC：14.31818MHz14.31818MHz晶振信号。晶振信号。外设时钟外设时钟PCLKPCLK:由由4.77MHz4.77MHz的的CLKCLK再经再经2 2分频后产生，频率为分频后产生，频率为2.385MHz(2.385MHz(占空比为占空比为12)12)。CSYNCCSYNC：多个多个82848284工作时的同步信号，为高时，工作时的同步信号，为高时，82848284内部计内部计数器复位，为低时，数器复位，为低时，82848284开始工作，使用晶振时必须接地。开始工作，使用晶振时必须接地。（2 2）复位生成电路）复位生成电路 输入信号输入信号RESRES在在82848284延迟和同步后产生系统复位信号延迟和同步后产生系统复位信号RESETRESET，高电平有效，使系统初始化。，高电平有效，使系统初始化。（3 3）设备就绪控制电路）设备就绪控制电路 就绪控制电路有两组输入信号，每一组都有就绪控制电路有两组输入信号，每一组都有允许信号允许信号AENAEN和和设备就绪信号设备就绪信号RDYRDY，AENAEN是低电平有效信号，用以控是低电平有效信号，用以控制其对应的制其对应的RDYRDY信号的有效。这种工作方式用于能保证满信号的有效。这种工作方式用于能保证满足足RDYRDY建立时间要求的同步设备中。建立时间要求的同步设备中。2 28282/82838282/8283地址锁存器地址锁存器 由于由于8086/8088 CPU8086/8088 CPU的地址的地址/数据和地址数据和地址/状态总线是分时复用的，状态总线是分时复用的，而存储器或而存储器或I/OI/O接口电路通常要求在与接口电路通常要求在与CPUCPU进行数据传输时，进行数据传输时，在整个在整个总线周期内须保持稳定的地址信息，因而必须在总线周期的第一个总线周期内须保持稳定的地址信息，因而必须在总线周期的第一个时钟周期内将地址锁存起来。时钟周期内将地址锁存起来。82828282（不反相）和（不反相）和82838283（反相）是适用于（反相）是适用于8086/80888086/8088以及以及MCS-85MCS-85等系列微型计算机的等系列微型计算机的8 8位双极型具有三态输出的锁存缓冲器，可用于位双极型具有三态输出的锁存缓冲器，可用于缓冲或多路传输。缓冲或多路传输。DIDI0 0-DI-DI7 7为为8 8位数据输位数据输入端入端OEOE为输出允为输出允许信号，低许信号，低电平有效电平有效DODO0 0-DO-DO7 7为为8 8位数据输位数据输出端出端STBSTB为选通为选通信号信号 3 38286/82878286/8287数据收发器数据收发器 为提高为提高8086/80888086/8088系统数据总线的驱动能力系统数据总线的驱动能力，并提供一种，并提供一种在多主控器系统应用环境下的控制手段，在在多主控器系统应用环境下的控制手段，在8086/8088 CPU8086/8088 CPU和和系统数据总线之间必须接入数据系统数据总线之间必须接入数据双向缓冲器双向缓冲器，IntelIntel公司提供公司提供的的82868286（不反相）和（不反相）和82878287（反相）就是一种具有三态输出的（反相）就是一种具有三态输出的8 8位双极型数据收发器，具有很强的总线驱动能力。位双极型数据收发器，具有很强的总线驱动能力。A0-A7A0-A7为为A A组组8 8根数据线根数据线B0-B7B0-B7为为B B组组8 8根数据线根数据线OEOE为门控端，低为门控端，低电平时有效，可电平时有效，可以传输数据以传输数据T T为方向控制端，为方向控制端，高电平时数据由高电平时数据由A A组送组送B B组，低电平组，低电平时由时由B B组送组送A A组组 (二二)最小模式最小模式 当处理器的当处理器的 引脚在引脚在+5V+5V时，系统工作于最小时，系统工作于最小模式，即单处理器模式，它适合较小规模的应用。如下为模式，即单处理器模式，它适合较小规模的应用。如下为一种典型的最小模式系统配置及引脚信号含义。一种典型的最小模式系统配置及引脚信号含义。（1 1）（Interrupt AcknowledgeInterrupt Acknowledge）中断响应信号，向外部输出，低电平有效中断响应信号，向外部输出，低电平有效，表示，表示CPUCPU响响应了外部发来的应了外部发来的INTRINTR信号，在中断响应周期，可用来作为信号，在中断响应周期，可用来作为读选通信号。读选通信号。（2 2）ALEALE（Address Latch EnableAddress Latch Enable）地址锁存允许信号，向外部输出，高电平有效地址锁存允许信号，向外部输出，高电平有效，该信，该信号是号是8086/80888086/8088提供给地址锁存器提供给地址锁存器(如：如：8282/8283)8282/8283)的控制的控制信号。信号。（3 3）SSOSSO（System Status OutputSystem Status Output）系统状态信号，输出，低电平有效系统状态信号，输出，低电平有效，只用于，只用于80888088。（4 4）（WriteWrite）写控制信号，三态，输出。低电平有效写控制信号，三态，输出。低电平有效，表示当前，表示当前CPUCPU正正在写存储器或在写存储器或I/OI/O端口。端口。（5 5）M/IOM/IO（Memory/Input OutputMemory/Input Output）存储器或存储器或I/OI/O端口访问信号，三态输出端口访问信号，三态输出。高电平时表示当。高电平时表示当前前CPUCPU正在访问存储器；低电平时，表示正在访问存储器；低电平时，表示CPUCPU正在访问正在访问I/OI/O端口，端口，80888088中该引脚为中该引脚为IO/MIO/M。（6 6）HLDAHLDA（Hold AcknowlegeHold Acknowlege）总线保持响应信号，向外部输出，高电平有效总线保持响应信号，向外部输出，高电平有效。当。当CPUCPU接接收到收到HOLDHOLD信号后，就在当前总线周期结束时，使信号后，就在当前总线周期结束时，使HLDAHLDA有效，有效，表示响应这一总线请求，并立即让出总线使用权。表示响应这一总线请求，并立即让出总线使用权。CPUCPU中的中的EUEU可继续工作到下一次要求使用总线为止，一直到可继续工作到下一次要求使用总线为止，一直到HOLDHOLD无效，无效，CPUCPU才将才将HLDAHLDA置成无效，并收回对总线的使用权，继续操作。置成无效，并收回对总线的使用权，继续操作。（7 7）DT/DT/（Data Transmit/ReceiveData Transmit/Receive）数据发送数据发送/接收控制信号，三态输出。该信号用来控制接收控制信号，三态输出。该信号用来控制数据总线收发器数据总线收发器(如：如：8286/8287)8286/8287)的数据传输方向的数据传输方向。为高电。为高电平时，平时，CPUCPU向内存或向内存或I/OI/O端口发送数据；为低电平时，端口发送数据；为低电平时，CPUCPU从从内存或内存或I/OI/O端口接收数据。在端口接收数据。在DMADMA操作时被置为高阻态。操作时被置为高阻态。（8 8）（Data EnableData Enable）数据允许信号，三态输出，低电平有效数据允许信号，三态输出，低电平有效。在最小模式系。在最小模式系统中用来作为数据收发器统中用来作为数据收发器8286/82878286/8287的选通信号。的选通信号。有效时，有效时，表示表示CPUCPU当前准备发送或接收数据。在当前准备发送或接收数据。在DMADMA操作时被置为高阻操作时被置为高阻态。态。（9 9）HOLDHOLD（Hold RequestHold Request）总线请求信号，由外部输入，高电平有效总线请求信号，由外部输入，高电平有效。在最小模式。在最小模式系统中表示有其他共享总线的主控者向系统中表示有其他共享总线的主控者向CPUCPU请求使用总线。请求使用总线。(三三)最大模式最大模式 1.1.系统配置及相关引脚信号系统配置及相关引脚信号 当处理器的当处理器的 引脚接地时，系统工作于最大模引脚接地时，系统工作于最大模式，它适合较大规模的应用。如下为一种典型的最大模式式，它适合较大规模的应用。如下为一种典型的最大模式系统配置及相关引脚信号含义。系统配置及相关引脚信号含义。最大模式和最小模式的主最大模式和最小模式的主要区别是外加有要区别是外加有82888288总线控制器。最小模式下，控制总线总线控制器。最小模式下，控制总线直接从直接从8086/80888086/8088得到，最大模式下，通过得到，最大模式下，通过82888288对对CPUCPU发出发出的控制信号进行变换和组合，以得到对存储体和的控制信号进行变换和组合，以得到对存储体和I/OI/O端口端口的读写信号和对锁存器的读写信号和对锁存器82828282及数据总线收发器及数据总线收发器82868286的控制的控制信号，使得总线控制功能更加完善。最大模式是多处理机信号，使得总线控制功能更加完善。最大模式是多处理机模式，需要协调主处理体和协处理器的工作问题及对总线模式，需要协调主处理体和协处理器的工作问题及对总线的共享控制问题