基于DE1-SoC的模块化数字系统实验箱的研制_黄霞.pdf

86|电子制作 2023 年 1 月电子基础数字电子技术与 EDA 课程是高等工科院校电类相关专业的学科基础课程，是一门具有理论性、工程性和实践性的课程。数字电子技术与 EDA 实验教学是课程教学环节的重要组成部分。通过实验能够让学生加深对理论知识点的理解，将学到的分析方法和设计理论应用于实践1，培养学生数字系统分析、设计能力及创新能力2，提高发现问题、分析问题和解决问题的工程综合应用能力。而数字系统实验箱是数字电路、EDA 技术以及课程设计的基本实验教学仪器，是保障实验课程顺利开展的必不可少的教学工具。我校使用的数字电路与EDA实验箱，存在几个缺点：(1)布局不合理，逻辑电平的输入区、逻辑电平输出区、集成电路插座与电源接线区位置相距太远，往往容易造成学生接线繁杂，也对实验出现的问题增大了排查难度；(2)采用插针式的接线方式，插拔连接线很容易造成插孔堵塞，连接线更换频繁，增大了维修的工作量；(3)使用的 FPGA 开发板是直接供电，没有电源短路保护，在实验中常出现学生接错线，烧毁开发板的现象。该实验箱已不能满足实验教学的需要。针对上述问题，根据实验室目前运行的实际情况，利用实验室现有的资源，本课题组研制了一款 EDA/SoC 数字系统设计实验开发系统。该实验开发系统采用台湾 Terasic 公司的 FPGA 开发板 DE1-SoC 为基础，扩展和丰富相关课程教学所需的对应外设，并围绕实验装置进行实验教学内容的设计，基本能满足数字电子技术、EDA 技术、SOPC 技术等课程的实验教学需求。1 实验装置总体设计方案本项目以台湾 Terasic 公司的 FPGA 开发板 DE1-SoC为核心，采用核心板加外设接口的模式进行设计。在参考传统数电、EDA 实验箱和自制实验箱的基础上，结合 CDIO 工程教育思想，设计基于 DE1-SoC 的模块化实验平台，不仅满足传统数字逻辑芯片实验的要求，也能满足 Verilog 硬件描述语言的 FPGA 设计实验。整个系统设计框图如图 1 所示。整个系统由 FPGA 开发板 DE1-SoC 模块、FPGA 核心开发板供电电源保护电路模块、逻辑电平输入输出模块、数码管显示、集成芯片插座模块、时钟模块以及供电电源等模块构成。电源模块提供 3 组独立直流电压接线柱：+5V、GND，-5V、GND，+3.3V、GND。数码管数字显示模块由2 个独立的由显示译码器 74LS48 驱动的 7 段共阴数码管组成，可显示 09 共 10 个字符。TTL 逻辑电平输出模块采用LED 进行状态显示，提供 10 组 TTL 逻辑电平输出。TTL 逻辑电平输入模块采用拨码开关控制，提供 10 组 TTL 逻辑电平输入。用红色 LED 表示输入逻辑电平为高，绿色 LED表示输入逻辑电平为低。时钟模块用于产生实验中需要用到的数字信号源，包括上升沿脉冲、下降沿脉冲、10Hz、100Hz、1kHz的方波信号等，提供单次、简单连续脉冲输出。集成芯片插座DE1-SoCFPGA核心开发板时钟数码管显示电源逻辑电平输出逻辑电平输入电源保护电路计算机图 1 系统总体设计框图2 实验装置硬件设计 2.1 DE1-SoC 开发板DE1-SoC 开发套件是围绕 Altera 片上系统（SoC）FPGA 构建的一款强大的硬件设计平台。该平台采用 ALTER公司的 Cyclone V SoC 系列芯片 5CSEMA5F31C6N 作为主控芯片，其内部集成了处理器、可编程逻辑、外围 I/O、板上配有 USB-Blaster II，支持 JTAG 模式，2 个 40Pin 扩展接口，为用户提供了最大的设计灵活性。DE1-SoC 开发套件包含与运行需要 64 位操作系统和现代化的 EDA 设计工具 Quartus II 编译 DE1-SoC 的项目。Quartus II 是 Altera 公司推出的一款 CPLD/FPGA 器件的开发软件，是先进的 EDA 工具软件，能够支持原理图、基于 DE1-SoC 的模块化数字系统实验箱的研制黄霞，张冰洋（中南民族大学 实验教学与工程训练中心，湖北武汉，430074）基金项目：中南民族大学教学研究项目“以任务为导向虚实相结合的电工电子实验教学模式的研究与探索”（编号：JYX20120）；中央高校基本科研业务费专项资金项目“基于NI ELVIS III的虚实融合云服务实验系统研究与设计”（编号：CZQ20019）。摘要：本文设计并研制了一套数字系统实验箱。该实验箱以FPGA开发板DE1-SoC为基础，采用核心板加外设接口的模式进行设计，不仅能实现传统的硬件逻辑设计，还能完成Verilog硬件描述语言的FPGA设计，实现数字系统设计的实验，基本满足实验教学需求。关键词：FPGA；DE1-SoC；数字系统；实验箱DOI:10.16589/11-3571/tn.2023.01.001wwwele169com|87电子基础Verilog、VHDL 以及 AHDL 等多种设计输入形式，内嵌自带的综合器及仿真器，可以完成从设计输入到硬件配置的完整 PLD 设计流程2。简而言之，Quartus II 就是利用电路原理图输入功能输入电路或者将 verilog 或 VHDL 描述的代码变成电路，加载到 FPGA 芯片上运行，通过改变电路的布局、管脚的位置，按需求优化电路等，完成逻辑电路功能仿真，是一款综合性的开发平台3。本实验平台使用的是Quartus II 13.1 版本，采用的是原理图和 Verilog 两种设计输入形式。实验箱不仅满足传统数字逻辑芯片实验的要求，也能满足 Verilog 硬件描述语言的 FPGA 设计实验。2.2 实验装置底板设计所设计的数字系统实验箱采用核心板加底板的方式进行设计，底板布局图如图 2 所示。区域 1 设计定位孔，用于固定 DE1-SoC 核心板；区域 2 为底板与 DE1-SoC 的扩展接口，用 2.54 间距的软排线与底板上的 40Pin 插座连接，DE1-SoC 的扩展接口提供了 5V 和 3.3V 的电源，底板上各个模块的电源均由此提供；区域 3 为底板上的 IO 接口区，采用香蕉头接口，利用香蕉头导线，提高了实验操作的便捷性和稳定性；区域 4 为 IO 端口扩展区域，用于实验时进行IO 端口的扩展；区域 5 为脉冲信号生产区域，利用 555 芯片设计了固定频率的时钟信号和频率可调的时钟信号供数字电路实验使用；区域 6 为面板安装区，采用螺钉固定大小为 12cm6cm 的面包板，满足自行搭建实验电路需要；区域 7 为数码管显示模块，由 74LS48 驱动的 7 段共阴数码管组成；区域 8 放置了两片 14Pin 和 2 片 16Pin 的芯片锁紧座，采用香蕉接头引出，可以满足传统的利用数字逻辑芯片进行数字电路实验的需要；区域 9 放置了两个电位器，用于产生可变的电压信号；区域 10 为开关信号输入和显示区域，分别用 10 个拨码开关和 10 个 LED 用于数字逻辑电路的输入信号和输出信号指示。另外，底板上设计了两个功能扩展区，并设计了创新实验需要的扩展模块，可以用螺钉固定在该位置，在具体实验需要时使用。区域1区域2区域3区域11功能模块扩展区区域4区域10 数字逻辑电平输出区域5区域6区域7区域8区域9区域11 数字逻辑电平输出图 2 底板布局图12345678910111213141516171819202122232425262728293031323334353637383940GPIO0HEADER 20X212345678910111213141516171819202122232425262728293031323334353637383940GPIO1HEADER 20X21D_1_OIPG0D_1_OIPG3D_1_OIPG2D_1_OIPG5D_1_OIPG4D_1_OIPG7D_1_OIPG6D_1_OIPG9D_1_OIPG8D_1_OIPG11D_1_OIPG01D_1_OIPG31D_1_OIPG21D_1_OIPG51D_1_OIPG41D_1_OIPG71D_1_OIPG61D_1_OIPG91D_1_OIPG81D_1_OIPG12D_1_OIPG02D_1_OIPG32D_1_OIPG22D_1_OIPG52D_1_OIPG42D_1_OIPG72D_1_OIPG62D_1_OIPG92D_1_OIPG82D_1_OIPG13D_1_OIPG03D_1_OIPG33D_1_OIPG23D_1_OIPG53D_1_OIPG43D_1_OIPGVCC5V_CoreVCC3P3_CoreNC1A12A23GND4SDA5SCL6NC7VCC8U14AT24C010C31104VCC3P3_CoreR814.7KR824.7KVCC3P3_Core132Q39013132Q49013132Q59013132Q69013R954.7KR964.7KR974.7KR984.7K123SW1CON3VCC5V_CoreR941KVCC21X12X23GND4RST5IO6SCLK7VCC18U13DS1302BT1BATTERYGNDY432.768kHzVCC3P3_Core1 2 3 A4 5 6 B7 8 9 C*0#D1122334455667788J44x4 KeyBoardC1+1V+2C1-3C2+4C2-5V-6T2OUT7R2IN8R2OUT9T2IN10T1IN11R1OUT12R1IN13T1OUT14GND15VCC16U6MAX3232EEAER381KVCC3P3_CoreGND1DQ2VDD3U7DS18B201D_0_OIPG0D_0_OIPG3D_0_OIPG2D_0_OIPG5D_0_OIPG4D_0_OIPG7D_0_OIPG6D_0_OIPG9D_0_OIPG8D_0_OIPGVCC5V_Core11D_0_OIPG01D_0_OIPG31D_0_OIPG21D_0_OIPG51D_0_OIPG41D_0_OIPG71D_0_OIPG61D_0_OIPG91D_0_OIPG81D_0_OIPG12D_0_OIPG02D_0_OIPG32D_0_OIPG22D_0_OIPG52D_0_OIPG42D_0_OIPGVCC3P3_Core72D_0_OIPG62D_0_OIPG92D_0_OIPG82D_0_OIPG13D_0_OIPG03D_0_OIPG33D_0_OIPG23D_0_OIPG53D_0_OIPG43D_0_OIPGDE1-SOC-GPIO0/1162738495J1DB9RX1TX1RX1TX1C8104C9104C10104C11104C12104VCC3P3_CoreUARTVCC3P3_Core=1.5AVCC5V_Core=1A4x4键盘温度传感器I2C存储器实时时钟步进电机SPK1SPEAKER132Q19013R832KR4020KR391KVCC5V_Core蜂鸣器GPIO_1_D0GPIO_1_D8GNDGNDGNDGNDGNDGNDGNDGNDGNDGNDGNDGNDGNDR1084.7KGND+12VC30104GNDON/OFF12D15Red12D3RedModify RS232 060912345J7CON5R11KVCC3P3_Core12J8CON2GNDGPIO_1_D1GPIO_1_D2GPIO_1_D3GPIO_1_D4GPIO_1_D5GPIO_1_D6GPIO_1_D7输出端口GPIO_1_D9GPIO_1_D10GPIO_1_D11GPIO_1_D12GPIO_1_D13GPIO_1_D14GPIO_1_D15GPIO_1_D16GPIO_0_D29GPIO_0_D30GPIO_0_D31GPIO_0_D3212J9CON2FPGA_TXDFPGA_RXD132Q29013R841KR871KVCC5V_Core123U16A3144ER854.7KSPEEDDGND1DGTL-VDD2COMP3REF4AVDD15AOUT6NC7AVDD28DVDD9AGND10CLK11D7-MSB12D613D514D415D316D217D118D019NC20U9TLC5602CDW32184U2ALF353D12J6CON2AVDD-5V_AVDDR43100R53910R44100R543.9KR45100C181uFR46100C191uFR47100R48100R49100R50100OE1DGND2D1-LSB3D24D35D46D57D68D79D8-MSB10VDD11CLK12VDD13VDDA14VDDA15REFTS16REFT17VDDA18AIN19AGND20AGND21REFBS22REFB23DGND24U3TLC5510IR5110032184U1ALF353DAVDD-5V_AVDDR82KR92KR75.1KC51uF12J2CON212J3CON2R18100A02A13A24A35A46A57A68A79B018B117B216B315B414B513B612B711E19DIR1VCC20GND10U1774HC245D-SO20R17100R13100VCC5V_CoreR12100R16100C32104R15100R14100R111001K2D7LED-G11K2D8LED-G11K2D9LED-R21K2D10LED-R21K2D11LED-Y21K2D12LED-Y21K2D5LED-Y11K2D6LED-Y11K2D13LED-G21K2D14LED-G21K2D1LED-R11K2D2LED-R1R60100R89100R90100R91100R92100R9310012986GNDa11b7c4d2e1f10g5dp3LED5LG4042AH12986GNDa11b7c4d2e1f10g5dp3LED6LG4042AHA1B2C3E14E25E36Y015Y114Y213Y312Y411Y510Y69Y77VCC16GND8U1874HC138D-SO16A02A13A24A35A46A57A68A79B018B117B216B315B414B513B612B711E19DIR1VCC20GND10U1574HC245D-SO20R107510R106510R103510R102510R105510R104510R101510R100510C34104VCC5V_Core直流电机交通灯7段数码管7inch-TFT-LCDNC1NC2NC3LED-A4SD-CS55V6SD-IN7Rest8SD-CLK9F-CS10SD-DO11CS12T-IRQ13DB1514T-DO15DB1416NC17DB1318T-DIN19DB1220T-CS21DB1122T-CLK23DB1024DB725DB926DB627DB828DB529RD30DB431WR32DB333RS34DB235NC36DB1373.3V38DB039GND40LCD1MD070SDVCC3P3_CoreC38104FB9BLM18PG121SN1VCC5V_CoreC37104FB8BLM18PG121SN15V-LCD3.3V-LCD3.3V-LCD5V-LCD7inch-TFT-LCD/5V600mAGPIO_0_D0GPIO_0_D2GPIO_0_D4GPIO_0_D6GPIO_0_D8GPIO_0_D10GPIO_0_D12GPIO_0_D14GPIO_0_D16GPIO_0_D18GPIO_0_D20GPIO_0_D22GPIO_0_D24GPIO_0_D1GPIO_0_D3GPIO_0_D5GPIO_0_D7GPIO_0_D9GPIO_0_D11GPIO_0_D13GPIO_0_D15GPIO_0_D17GPIO_0_D19GPIO_0_D21GPIO_0_D23GPIO_0_D25C21104FB2BLM18PG121SN1VCC5V_CoreDVDDDVDDC22104FB5BLM18PG121SN1VCC5V_CoreAVDDAVDDR520DVDDAVDDA02A13A24A35A46A57A68A79B018B117B216B315B414B513B612B711E19DIR1VCC20GND10U474LVC245AD-SO20C6104VCC3P3_Core5V-TTL3.3V-TTLVCC5V_CoreC14104GND+1-2MotorMotorRF-500TB-12560GNDGNDGNDGNDVCC5V_CoreR994.7KVCC3P3_CoreVCC3P3_CoreR884.7KGNDGNDAGNDAGNDGNDAGNDAGNDGNDGNDGNDGNDGNDGNDGNDR194.7KVCC3P3_CoreGNDAGNDGND+12VC17104GNDR1094.7KGND-5V_AVDDC2410uF/16VC2510uF/16VC1310uF/16VC1610uF/16VC3510uF/16VC3610uF/16V123R86RESISTOR TAPPED1234JP1HEADER 2X212D4Red12D16RedR23.9KC410uF/16VC110uF/16VC2010uF/16VVCC5V_CoreVCC3P3_CoreR1111K12D17RedR11251012D18RedGNDGNDC40104GNDVCC3P3_Core12J5CON2AGNDFC1CAP+2GND3CAP-4OUT5LV6OSC7V+8U8LM2663C347uF/16VAGNDC747uF/16VC2104VCC5V_Core-5V_AVDD1-2通,选择由9013来控制速度3-4通,选择由R86的电位器来控制速度去除掉数据Buff的ICGPIO_0_D26GPIO_0_D27输出端口输出端口输入端口输出端口输出端口输出端口GPIO_1_D17GPIO_1_D18GPIO_1_D19GPIO_1_D20GPIO_1_D21GPIO_1_D22GPIO_1_D23GPIO_1_D24GPIO_1_D25GPIO_1_D26GPIO_1_D27GPIO_1_D28GPIO_1_D29GPIO_1_D30GPIO_1_D31GPIO_1_D32GPIO_1_D33GPIO_1_D34GPIO_1_D35GPIO_0_D24GPIO_0_D13GPIO_0_D15GPIO_0_D17GPIO_0_D19GPIO_0_D21GPIO_0_D23GPIO_0_D25GPIO_0_D13GPIO_0_D15GPIO_0_D17GPIO_0_D19GPIO_0_D21GPIO_0_D23GPIO_0_D28GPIO_0_D33GPIO_0_D34GPIO_0_D35GPIO_1_D25GPIO_0_D18GPIO_0_D33FB1BLM18PG121SN1R351图 3 扩展模块电路图88|电子制作 2023 年 1 月电子基础 2.3 DE1-SoC 扩展模块设计为了满足创新实验的需要，本系统还设计了功能扩展模块，部分功能模块如表 1 所示。表1 功能扩展模块列表模块编号模块名称1交通灯模块2直流电机模块3步进电机模块4I2C存储模块5实时时钟模块6ADC模块7DAC模块扩展模块电路图如图 3 所示。2.4 实验装置 PCB 设计研制过程中，采用模块化设计思想，利用 Altium Designer 软件对实验箱的原理图和 PCB 进行了设计。首先根据所选用的器件，建立器件的原理图库和 PCB 库，之后采用层次化原理图设计方式设计原理图，最后在 PCB 编辑器中进行 PCB 的布局、布线和覆铜，完成实验箱的 PCB，实验箱的 PCB 图如图 4 所示。图 4 实验箱 PCB3 实验平台展示实验平台实物图如图 5 所示，整个实验面板分为 DE1-SoC 模块和外设模块两大部分。实验面板可操作性强。面板结构布局合理、图线分明、功能模块划分清楚、排列分布紧凑，接插线方便，有利于学生们独立完成实验，提高实验正确率，同时可快速查找故障，提高学生的实际动手能力4。实验面板中数字逻辑芯片采用 16 和 14Pin 的锁紧座，外部扩展接口及其他器件外延连接插孔采用香蕉头插孔座，避免了插孔堵塞，维修不易，接触不良等现象，有效地提高了数字系统实验箱的可靠性。同时，实验面板中专门增设了一块扩展区，该区域可用于后续开设的实验教学内容自行增加或更换外设实验模块，具有较强的扩展性。图 5 实验平台实物图4 实验项目的建设本实验箱是为了提升学生数字系统设计和工程应用能力而开发的实验装置。制定实验教学项目时，以工程项目设计为向导，采用分层次、模块化的实验教学模式，制定了三个层次的实验教学项目。（1）基础型实验这类实验项目以验证性演示为主，要求学生掌握门电路、组合逻辑电路、时序逻辑电路等数字电子技术基本的知识点，掌握硬件描述语言和 Quartus 软件基于原理图和Verilog HDL 的电路设计方法，学会观察实验对象，对实验数据能进一步分析，掌握基本实验方法和实验技能。基础实验项目有：Quartus 软件使用，表决器实验，加法器实验，抢答器实验，触发器实验，数码管显示实验，进制计数器实验，序列检测实验等。（2）设计型实验这部分实验内容以综合应用设计为主，在实验内容上要求覆盖多个知识点，有一些难度和复杂性。可根据实验箱外设接口模块，设计实验内容。在设计过程中，训练学生的发现问题，解决问题的能力。设计型实验项目有：键盘显示接口实验设计，电子音乐实验，直流电机测速控制，交通灯控制设计等。（3）创新型实验创新型实验是具有研究性和创造性的大型实验项目，需要综合应用各种实模块来完成实验项目，用于完成毕业设计和课程设计开设，能够培养学生的综合工程实践能力和创新意识。创新型试验有：数字频率计的设计，温度计的设计，（下转第 120 页）120|电子制作 2023 年 1 月实验研究能模块控制系统的实现流程。通过智能家居系统实现对家居环境进行检测、对生活电器进行控制以及状态监控，借助物联网平台，人们可以远程对家居系统进行控制，实现家居智能化，最终通过手机客户端将智能家居系统的功能呈现在用户面前，实现对家居系统的检测、控制、反馈功能。通过本系统可远程查看家庭环境状态、控制家庭主要电器、查询历史信息、监控家庭异常告警等功能。智能家居系统的发展，将进一步提升家居的智能、便利、安全、舒适性，相信定会给人们的生活带来质的飞跃。参考文献 1 阙鸣健,盛庆华,谢传官.基于CC3200 的智能云家居系统 J.微型机与应用.2017，36(15)：12-15.2 欧迪巧,奕淇.浅析物联网应用背景下智能家居在室内空间设计中的发展 J.价值工程,2017(36):219-220.3 郭心如,肖瑜佳.基于 IOT 的智能家居安防系统应用初探 J.信息记录材料.2019，(7):188-189.4 黄彦.百度 DuerOS 打造智能家居体验馆 J.计算机与网络.2018,(12):11.5 马昭,王志磊,杨耀辉.基于云平台的智能家居监控系统设计J.电子世界,2018(16):164-165.开始初始化数据检测光敏电阻状态LED1亮温湿度是否超过阈值蜂鸣器报警是否检测到烟雾结束声感状态LED2亮图 6 智能控制流程图图 7 数据图数码锁的设计。本实验平台采用 DE1-SoC 核心板加外设接口的模式进行设计。根据实验箱的设计特点，在实验箱上开设的所有实验项目，既可以采用传统的实验电路硬件搭建，又可以采用原理图和 Verilog 硬件描述语言的 FPGA 设计实验，同时可根据实验项目自身的特点，采用两种实验模式混合设计的实验方法进行实验设计，将传统的实验手段与现代技术手段相融合，实验模式灵活多变，对学生综合素质的培养具有重大的意义。5 总结课题针对我校现有实验箱在实验教学中存在的不足进行改制，自行设计实验箱模块布局，实验箱硬件电路，对硬件电路进行原理图、PCB 设计和调试。经过 1 年多的时间，多组学生和教师对改进的实验箱进行了实验试用。实践表明，这套实验装置搭线方便，性能稳定，方便查找问题，维修工量减少，符合实验教学大纲的要求，能够满足实验教学需要。后期将继续跟踪不断完善，并在实践中进一步改进以便能够更好的满足实际教学需要。参考文献 1 王宏斌.数字电子技术与 EDA 课程及实践教学改革研究 J.创新创业理论研究与实践,2021(10):173-175.2 黎想,雷霞,李宏.基于云实验室的数字电子技术实验课程教学改革 J.实验室研究与探索,2020(4):207-211.3 范舒颜.基于 Quartus 的数字逻辑电路功能设计 J.数字通信世界,2019(6):229-230.4 易艺,郝建卫.FPGA 在数字逻辑电路教学中的应用 J.实验科学与技术,2016,14(2):12-15.5 张敏,李昂等.数字电子技术 EDA 实验教学平台的实现 J.中国现代教育装备,2016(9):16-19.通信作者：张冰洋。（上接第 88 页）