DSPTMS320F240芯片引脚与功能.doc

DSP第二次大作业一、详细描述F240,F2812芯片引脚的符号与功能。1、TMS320F240芯片引脚与功能 TMS320F240为TI公司所出品的定点式数字信号处理器芯片，具有强大的外围(64k I/O space、10 bit A/D Converter、Digital I/O peripheral) ，芯片内部采用了加强型哈佛架构(Enhanced Harvard Architecture)，由三个平行处理的总线程序地址总线(PAB)、数据读出地址总线(DRAB)及数据写入地址总线(DWAB)，使其能进入多个内存空间。由于总线之操作各自独立，因此可同时进入程序及数据存储器空间，而两内存间的数据亦可互相交换，使得其具有快速的运算速度，几乎所有的指令皆可在50ns 周期时间内执行完毕，内部的程控以管线式的方式操作(Pipeline operation)，且使用内存映像的方式，使其整体的效能可达到20MIPS，因此非常适用于实时运转控制，而对于速度较慢的外围亦提供了wait-states 的功能。其引脚及功能如下所示：引脚号符 号功 能引脚1WE非写启用,设备的下降沿是推动外部数据总线(D15 - D0)。数据可以通过外部设备锁住我们的前沿引脚2DVDD数字I/O逻辑电源电压引脚3Vss数字逻辑接地参考引脚4R/W读/写信号R / W表示在沟通外部设备传输方向。它通常以读模式(高),除非低水平断言执行写操作引脚5BR非总线请求引脚6STRB非闸门选通脉冲。STRB总是高除非断言低表明外部总线周期。这是放置在高阻抗状态重置,断电,引脚7CVDD数字核心逻辑电源电压引脚8CVSS数字核心逻辑接地参考引脚9D0并行数据总线D0（LSB）至D15（MSB）引脚10D1并行数据总线D0（LSB）至D15（MSB）引脚11D2并行数据总线D0（LSB）至D15（MSB）引脚12D3并行数据总线D0（LSB）至D15（MSB）引脚13DVDD数字I/O逻辑电源电压引脚14VSS数字逻辑接地参考引脚15D4并行数据总线D0（LSB）至D15（MSB）引脚16D5并行数据总线D0（LSB）至D15（MSB）引脚17D6并行数据总线D0（LSB）至D15（MSB）引脚18D7并行数据总线D0（LSB）至D15（MSB）引脚19D8并行数据总线D0（LSB）至D15（MSB）引脚20VSS数字逻辑接地参考引脚21DVDD数字I/O逻辑电源电压引脚22D9并行数据总线D0（LSB）至D15（MSB）引脚23D10并行数据总线D0（LSB）至D15（MSB）引脚24D11并行数据总线D0（LSB）至D15（MSB）引脚25D12并行数据总线D0（LSB）至D15（MSB）引脚26D13并行数据总线D0（LSB）至D15（MSB）引脚27D14并行数据总线D0（LSB）至D15（MSB）引脚28D15并行数据总线D0（LSB）至D15（MSB）引脚29VSS数字逻辑接地参考引脚30TCKIEEE标准测试时钟引脚31TDIIEEE标准测试数据输入（TDI）引脚32TRST非IEEE标准测试复位引脚33TMSIEEE标准测试模式选择引脚34TDOIEEE标准测试数据输出（TDO）引脚35RS非复位输入引脚36READY数据准备引脚37MP/MCMP / MC（微处理器/微计算机）选择引脚38EMU0仿真器0针。引脚39EMU1/OFF仿真器引脚1 /禁止所有输出引脚40NMI不可屏蔽中断引脚41PORESET非上电复位接通电源的重置。PORESET导致TMS320F240终止执行和集电脑= 0。当PORESET带到一个高水平,执行程序内存的位置0开始。PORESET影响(或为零)相同的寄存器和状态位RS。另外,PORESET初始化锁相环控制寄存器。引脚42RESERVED预留测试。引脚43SCIRXD/IOSCI异步串口接收数据引脚44SCITXD/IOSCI异步串口发送数据引脚45SPISIMO/IOSPI从机输入，主机输出，或通用双向I/O引脚46VSS数字逻辑接地参考引脚47DVDD数字I / O逻辑电源电压引脚48SPISOMI/IOSPI从机输出，主机输入，或通用双向I/O引脚49SPICLK/IOSPI时钟，或通用双向I / O引脚50WDDISFlash的编程电压电源引脚51SPISTE/IOSPI总线使能 控制端/普通IO口引脚52非 PDPINT中断屏蔽控制端口引脚53XINT1外部中断2输入引脚54XINT2/IO外部中断2输入/普通IO口引脚55XINT3/IO外部中断3输入/普通IO口引脚56OSCBYP晶振控制端引脚57XTAL2晶振输入端2引脚58XTAL1/CLKIN晶振输入端2引脚59VSS电源地引脚60CVDD逻辑电源引脚61Vss电源地引脚62DVdd逻辑电源地引脚63ADCSOC/IOPC0ADC的外部转换输入端/普通的IO口输入输出端引脚64CLKOUT/IOPC1时钟输出端/双向数字IO口引脚65XF/IOPC2XF 信号在多处理其他处理器配置或作为一个通用的输出端/普通IO口引脚66（非BIO）/IOPC3双向数字I / O/个针是配置作为branch-control输入所有设备重置引脚67CAP1/QEP1/IOPC4捕获1/QEP1的输入/普通IO口输入输出端引脚68CAP2/QEP2/IOPC5捕获2/QEP2的输入/普通IO口输入输出端引脚69CAP3/IOPC6捕获3/普通IO口输入输出端引脚70CAP4/IOPC7捕获4/普通IO口输入输出端引脚71Vss电源地引脚72ADCIN0/IOPA0普通的IO口数据输入输出端/ADC1的模拟输入端引脚73ADCIN1/IOPA1普通的IO口数据输入输出端/ADC1的模拟输入端引脚74ADCIN2ADC1的模拟输入引脚75ADCIN3ADC1的模拟输入引脚76ADCIN4ADC1的模拟输入引脚77ADCIN5ADC1的模拟输入引脚78ADCIN6ADC1的模拟输入引脚79ADCIN7ADC1的模拟输入引脚80ADCIN15ADC2的模拟输入引脚81ADCIN14ADC2的模拟输入引脚82ADCIN13ADC2的模拟输入引脚83ADCIN12ADC2的模拟输入引脚84VccA模拟电源引脚85VREFHIADC输入参考电压高电位引脚86VREFLOADC输入参考电压低电位引脚87VssA模拟电源地引脚88ADCIN11ADC输入端口引脚89ADCIN10ADC输入端口引脚90ADCIN9/IOPA2ADC输入端口/普通IO口引脚91ADCIN8/IOPA3ADC输入端口/普通IO口引脚92Vss模拟电源地引脚93DVDD数字电源引脚94PWM1/CMP1PWM输出/输出捕获由比较/ PWM和完整的行动控制寄存器(ACTR)。招行CMP1 - CMP6去高阻抗状态时揭露PDPINT活性低,当复位(RS)断言。引脚95PWM2/CMP2PWM输出/输出捕获引脚96PWM3/CMP3PWM输出/输出捕获引脚97PWM4/CMP4PWM输出/输出捕获引脚98PWM5/CMP5PWM输出/输出捕获引脚99PWM6/CMP6PWM输出/输出捕获引脚100PWM7/CMP7/IOPB0PWM输出/输出捕获/普通IO口输出引脚101PWM8/CMP8/IOPB1PWM输出/输出捕获/普通IO口输出引脚102PWM9/CMP9/IOPB2PWM输出/输出捕获/普通IO口输出引脚103DVDD数字电源引脚104VSS模拟电源地引脚105T1PWM/T1CMP/IOPB3定时器PWM输出/定时器 输出捕获/普通IO口定时器1比较输出。T1PWM / T1CMP IOPB3去高阻抗状态时揭露PDPINT活性低。这个针是配置为数字输入所有设备重置。引脚106T2PWM/T2CMP/IOPB4定时器PWM输出/定时器 输出捕获/普通IO口定时器2比较输出。T2PWM / T1CMP IOPB4去高阻抗状态时揭露PDPINT活性低。这个针是配置为数字输入所有设备重置。引脚107T3PWM/T3CMP/IOPB5定时器PWM输出/定时器 输出捕获/普通IO口定时器3比较输出。T3PWM / T1CMP IOPB5去高阻抗状态时揭露PDPINT活性低。这个针是配置为数字输入所有设备重置。引脚108TMRDIR/IOPB6定时器计数方向/普通iO口计时器的方向信号。Up-counting方向如果TMRDIR / IOPB6低,down-counting方向如果这销很高。这个针是配置为数字输入所有设备重置引脚109TMRCLK/IOPB7定时器时钟/普通IO口引脚110A0地址总线/普通IO口引脚111A1地址总线/普通IO口引脚112A2地址总线/普通IO口引脚113VSS模拟电源地引脚114A3地址总线/普通IO口引脚115A4地址总线/普通IO口引脚116A5地址总线/普通IO口管脚117A6平行地址总线A6。管脚118A7平行地址总线A7。管脚119A8平行地址总线A8。管脚120VSS数字逻辑参考地。管脚121DVDD数字I/O供电源。管脚122A9平行地址总线A9。管脚123A10平行地址总线A10。管脚124A11平行地址总线A11。管脚125A12平行地址总线A12。管脚126A13平行地址总线A13。管脚127A14平行地址总线A14。管脚128A15平行地址总线A15。管脚129DS非数据选择信号。管脚130ISI/O空间选择信号。管脚131PS非程序空间选择信号。管脚132W/R非读/写。2、 TMS320F2812芯片引脚与功能 德州仪器所生产的TMS320F2812 数字讯号处理器是针对数字控制所设计的DSP，整合了DSP 及微控制器的最佳特性，主要使用在嵌入式控制应用，如数字电机控制(digital motor control, DMC)、资料撷取及I/O 控制(data acquisition and control, DAQ)等领域。针对应用最佳化，并有效缩短产品开发周期，F28x 核心支持全新CCS环境的C compiler，提供C 语言中直接嵌入汇编语言的程序开发介面，可在C语言的环境中搭配汇编语言来撰写程序。值得一提的是，F28xDSP核心支持特殊的IQ-math 函式库，系统开发人员可以使用便宜的定点数DSP 来发展所需的浮点运算算法。F28x 系列DSP预计发展至400MHz，目前已发展至150MHz的Flash型式。其引脚及功能如下所示：引脚号符 号功 能引脚1VDDI0I/O模拟电源（3.3V）引脚2ADCINB0ADC采样保持器B的8路模拟输入0引脚3ADCINB1ADC采样保持器B的9路模拟输入1引脚4ADCINB2ADC采样保持器B的8路模拟输入2引脚5ADCINB3ADC采样保持器B的9路模拟输入3引脚6ADCINB4ADC采样保持器B的8路模拟输入4引脚7ADCINB5ADC采样保持器B的9路模拟输入5引脚8ADCINB6ADC采样保持器B的8路模拟输入6引脚9ADCINB7ADC采样保持器B的8路模拟输入7引脚10ADCREFMADC参考电压输出（1V）引脚11ADCREFPADC参考电压输出（2V）引脚12AVSSREFBGADC模拟地引脚13AVDDREFBGADC模拟电源引脚14VDDA1ADC模拟电源（3.3V）引脚15VSSA1ADC模拟地引脚16ADCRESEXTADC外部偏置电阻（24.9K）引脚17XMP/MC非程序存储区的选择引脚18XA016位地址总线0引脚19VSS内核和数字I/O的地引脚20MDRAGPIO或I/O串行数据接收引脚21XD016位数据总线0引脚22MDXAGPIO或McBSP接受串行数据引脚23VDD内核数字电源引脚24XD116位数据总线1引脚25MCLKRAGPIO或McBSP接受时钟引脚26MFSXAGPIO或McBSP发送帧同步信号引脚27XD216位数据总线2引脚28MCLKXAGPIO或McBSP发送时钟引脚29MFSRAGPIO或McBSP接收帧同步信号引脚30XD316位数据总线3引脚31VDDIOI/O数字电源（3.3V）引脚32VSS内核和数字I/O的地引脚33XD416位数据总线4引脚34SPICLKAGPIO或SPI时钟引脚35SPISTEAGPIO或SPI从动传输使能引脚36XD516位数据总线5引脚37VDD内核数字电源引脚38VSS内核和数字I/O的地引脚39XD616位数据总线6引脚40SPISIMOAGPIO或SPI从动输入、主动输出引脚41SPISOMIAGPIO或SPI从动输出、主动输入引脚42XRD非读有效引脚43XA116位地址总线1引脚44XACS0AND1非XINTF区域0和区域1的片选信号引脚45PWM7GPIO或PWM输出引脚7引脚46PWM8GPIO或PWM输出引脚8引脚47PWM9GPIO或PWM输出引脚9引脚48PWM10GPIO或PWM输出引脚10引脚49PWM11GPIO或PWM输出引脚11引脚50PWM12GPIO或PWM输出引脚12引脚51XR/W 非通常为高电平引脚52Vss内核和数字IO的地引脚53T3PWM_T3CMPGPIO或定时器3输出引脚54XD716位数据总线引脚55T4PWM_T4CMPGPIO或定时器4输出引脚56VDD1.8或者1.9V内核数字电源引脚57CAP4_QEP3GPIO或捕获输入4引脚58Vss内核和数字IO的地引脚59CAP5_QEP4PIO或捕获输入5引脚60CAP6_QEPI2PIO或捕获输入6引脚61C4TRIP 非GPIO或比较器4输出引脚62C5TRIP 非GPIO或比较器5输出引脚63C6TRIP非GPIO或比较器6输出引脚64VDD10IO口数字电源3.3V引脚65XD816位数据总线引脚66TEXT2测试引脚为TI保留，必须悬空引脚67TEXT1测试引脚为TI保留，必须悬空引脚68XD916位数据总线引脚69VDD3VFLFlash内核电源3.3V引脚70Vss内核和数字IO的地引脚71TDIRBGPIO或定时器方向引脚72TCLKINBGPIO或定时器时钟输入引脚73XD1016位数据总线引脚74XD1116位数据总线引脚75Vdd1.8或者1.9V内核数字电源引脚76X2晶振输出引脚77X1/XCLKIN晶振输入引脚78Vss内核和数字IO的地引脚79T3CTRIP_PDPINTB定时器3比较输出引脚80XA219位地址总线引脚81Vdd10IO口数字电源3.3V引脚82XHOLDA 非外部DMA保持请求信号。引脚83(T4CTRIP/EVBSOC)非定时器4比较输出或EVB启运外部A/D转换输出引脚84XWE 非写有效时为低电平引脚85XA319位地址总线引脚86Vss内核和数字IO的地引脚87CANTXAGPIO/eCAN 发送数据引脚88XZCS2XINF区域2的片选信号引脚89CANRXAGPIO/eCAN接收数据引脚90SCITXDBGPIO或SCIB异步串行口发送数据引脚91SCIRXDBGPIO或SCIB异步串行口接收数据引脚92PWM1GPIO或PWM输出引脚1引脚93PWM2GPIO或PWM输出引脚2引脚94PWM3GPIO或PWM输出引脚3引脚95PWM4GPIO或PWM输出引脚4引脚96XD1216位数据总线引脚97XD1316位数据总线引脚98PWM5GPIO或PWM输出引脚5引脚99Vss内核和数字I/O的地引脚100VDD1.8V或者1.9V内核数字电源引脚101PWM6GPIO或PWM输出引脚6引脚102T1PWM_T1CMPGPIO或定时器1输出引脚103XA419位数据总线引脚104T2PWM_T2CMPGPIO或定时器2输出引脚105Vss内核和数字I/O的地引脚106CAP1_QEP1GPIO或捕获输入1引脚107CAP2_QEP2GPIO或捕获输入2引脚108XA519位数据总线引脚109CAP3_QEPI1GPIO或捕获输入3引脚110T1CTRIP_PDPINTA非定时器1比较输出引脚111XA619位数据总线引脚112VDD1.8V或者1.9V内核数字电源引脚113Vss内核和数字I/O的地引脚114VDDIOI/O口数字电源（3.3V）引脚115T2CTRIP/PDPINTA定时器2比较输出或EVA启动外部A/D转换输出引脚116TDIRAGPIO或计数器方向引脚117TCLKINAGPIO或计数器时钟输入引脚118XA719位数据总线引脚119XCLKOUT通用时钟源引脚120Vss内核和数字I/O的地引脚121XA819位数据总线引脚122C1TRIP非GPIO或比较器1输出引脚123C2TRIP非GPIO或比较器2输出引脚124C3TRIP非GPIO或比较器3输出引脚125XA919位数据总线引脚126TMSJTAG测试模式选择端引脚127TDOJTAG扫描输入，测试数据输入引脚128VDD1.8V或者1.9V内核数字电源引脚129Vss内核和数字I/O的地引脚130XA1019位数据总线引脚131TDIJTAG测试数据输入端引脚132XA1119位数据总线引脚133XZCS6AND7 非XINF区域6或者7的片选信号引脚134TEXTSEL测试引脚，为TI保留 ，必须接地。引脚135TRST 非JTAG测试复位引脚引脚136TCKJTAG测试时钟引脚137EMU0仿真器IO口引脚0引脚138XA1219位地址总线引脚139XD1416位数据总线引脚140XF_(XPLLDIS)非通用输出引脚引脚141XA1319位地址总线引脚142Vss内核和数字IO的地引脚143VDD1.8或者1.9V内核数字电源引脚144XA1419位地址总线引脚145VDD10IO口数字电源3.3V引脚146EMU1仿真器IO引脚1引脚147XD1516位数据总线引脚148XA1519位地址总线引脚149XIN1_(XBIO) 非GPIO/XINT1或XBIO非 核心输入引脚150XNMI_XINT3GPIO/XNMI/XINT13引脚151XIN2_ADCSOCGPIO/XINT2/开始A/D转换引脚152XA1619位地址总线引脚153Vss内核和数字IO的地引脚154Vdd1.8或者1.9V内核数字电源引脚155SCITXDAGPIO/SCIA异步串行口发送数据引脚156XA1719位地址总线引脚157SCIRXDAGPIO/SCIA异步串行口接收数据引脚158XA1819位地址总线引脚159XHOLD 非外部DMA保持请求信号。引脚160XRS 非器件复位输入和看门狗复位输出引脚161XREADY数据准备输入信号引脚162VDD1ADC数字电源引脚163Vss1ADC数字地引脚164ADCBGREFIN测试引脚，为TI保留，必须悬空。引脚165VSSA2ADC模拟地引脚166VDDA2ADC模拟电源引脚167ADCINA7ADC采样模块保持器A的8路模拟输入引脚168ADCINA6ADC采样模块保持器A的8路模拟输入引脚169ADCINA5ADC采样模块保持器A的8路模拟输入引脚170ADCINA4ADC采样模块保持器A的8路模拟输入引脚171ADCINA3ADC采样模块保持器A的8路模拟输入引脚172ADCINA2ADC采样模块保持器A的8路模拟输入引脚173ADCINA1ADC采样模块保持器A的8路模拟输入引脚174ADCINA0ADC采样模块保持器A的8路模拟输入引脚175ADCLO模拟参考电压输入引脚176VSSA10IO模拟地二、F2812与F240在结构与功能上的差异1、F240的结构特点： 1.以16位为基本数据处理单元，采用16位的数据与地址总线，其指令集设计成可大范围且复杂的计算及高速处理，属于Memory Mapping 的模式。主要结构如下： 2.中央处理单元:32位的算数逻辑单元；32位的累积器；16位16位的乘法器；16位的倍率位移器；8个16位的辅助缓存器。 3.内存单元:16K word 芯片上的程序内存；64K的程序内存与数据存储器；64K word 的I/O空间内存；32K word 的共同内存。 4.程控单元:4个管线式的操作；8层硬件堆栈；6个外部中断。 指令设计:采用定点式运算；1个机器周期(50ns)内执行完毕；计算时以2的补码做运算。 5.事件处理器:12个脉波宽度调变信号的输出；3个16位一般用途的定时器；3个16位全比较单元；3个16位取样比较单元；4个捕捉单元。 6.外部外围:2个相位编码电路；2个10位的模拟/数字转换器;28个可规划I/O 接脚；锁相回路模块；看门狗定时器；串行通讯接口；串行外围模块。2、F2812的结构特点：1.高性能静态CMOS制成技术150MHz(6.67ns周期时间) ；省电设计(1.8VCore，3.3VI/O) ；3.3V快取可程序电压。2.JTAG扫描支持3.高效能32BitCPU (1)16x16和32x32MAC Operations (2)16x16Dual MAC；(3)哈佛总线结构；(4)快速中断响应(5)4M线性程序寻址空间；(6)4M线性数据寻址空间； (7)TMS320F24X/LF240X程序核心兼容。4. 芯片上(On-Chip)的内存 (1)128Kx16 Flash；(2)1Kx16OTPROM(单次可程序只读存储器) ；(3)L0和L1：2组4Kx16 SARAM (4)H0：1组8Kx16SARAM ；(5)M0和M1：2组1Kx16 SARAM 共128Kx16 Flash，18Kx16 SARAM 5.外部内存接口 (1)支持1M的外部内存；(2)可程序的Wait States ；(3)可程序的Read/Write StrobeTi最小；(4)三个独立的芯片选择(Chip Selects)。 6.频率与系统控制 (1)支持动态的相位锁定模块(PLL)比率变更；(2)On-Chip振荡器；(3)看门狗定时器模块。 7.三个外部中断 8.外围中断扩展方块(PIE)，支持45个外围中断 9.128位保护密码 (1)保护Flash/ROM/OTP及L0/L1SARAM；(2)防止韧体逆向工程。 10.三个32位CPU Timer 11.电动机控制外围 (1)两个事件管理模块(EVA，EVB)；(2)与240xADSP相容。 12. (1)同步串行外围接口SPI模块；(2)两个异步串行通讯接口SCI模块，标准UART；(3)eCAN(Enhanced Controller Area Network)；(4)McBSP With SPI Mode。 结构差异： TMS320F2812是TI公司推出的C2000平台上的定点32位DSP 芯片，TMS320F2812DSP内核采Harvard结构体系，即相互独立的数据总线，提供了片内程序存储器和数据存储器、运算单元、一个32位算术逻辑单元、一个32位累加器、一个16位乘法器和一个16位桶形移位器组成，体系采取串行结构，运用流水线技术加快程序的运行，可在一个处理周期内完成乘法加法和移位计算，其内核计算速度为20MIPs(一个指令周期50ns)。外设有AD转换大容量存储器，l6位和32位的定时器比较单元、捕获单元、PWM波形发生器、高速异同步串行口和独立可编程复用IO等组成，其中通过三个通用定时器和九个比较器的结合产生多达l2路的PWM输出结合灵活的波形发生逻辑和死区发生单元能生成对称、不对称以及带有死区时间的空间矢量PWM波形DSP芯片中集成的这些功能大大简化了整个控制系统。此外，该DSP还具有快速的中断处理能力，及硬件寻址控制、数据指针逆序寻址等多种特有的功能，将有利于TMS320F2812A在电机控制中的作用。 TMS320F240为TI公司所出品的32位定点式数字信号处理器芯片，具有强大的外围 (64kI/Ospace、10bitA/DConverter、DigitalI/Operipheral)，芯片内部采用了加强型哈佛架构，由三个平行处理的总线程序地址总线(PAB)、数据读出地址总线(DRAB)及数据写入地址总线(DWAB)，使其能进入多个内存空间。由于总线之操作各自独立，因此可同时进入程序及数据存储器空间，而两内存间的数据亦可互相交换，使得其具有快速的运算速度，几乎所有的指令皆可在50ns周期时间内执行完毕，内部的程控以管线式的方式操作，且使用内存映像的方式，使其整体的效能可达到20MIPS。功能差异： TMS320F2812具有数字信号处理能力，又有强大的事件管理能力和嵌入式控制功能，特别适合用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能仪器仪表及电机、马达伺服控制系统等。 TMS320F240具有高速信号处理和数字控制所必须的体系结构特点，而且有为电机控制应用提供单片解决方案所必须的外围设备，使所有类型电机的高精度、高效、全变速控制中使用先进的控制技术成为可能。其次，使用次微米CMOS技术制程使其功率散逸降至最低。三、局部数据存储器与全局数据存储器的异同点是什么？如何区分？局部数据存储器与全局数据存储器的共同点是他们都是数据存储器，可以存储数据。其不同点如下所示：(1) 局部数据存储器空间用来存放指令使用的数据，全局数据存储器空间通过扩展外部存储器得到，用来存放与其他处理器共用的数据。(2) 作用不同。局部数据存储器主要用于保存指令使用的数据；全局数据存储器用于保存与其它处理器共用的数据，或作为一个附加的数据空间。(3) 存储地址不同。全局数据存储器占用局部数据存储器的高端地址，且其容量由全局存储器分配寄存器GREG决定。所以，当全局数据存储器的大小确定后，数据存储器的其他剩余单元则为局部数据存储器。此外，全局数据存储器还可以使用独立的物理存储器。此时，片外扩展的数据存储器需借助控制信号来区分是局部还是全局数据存储器。全局数据存储器；局部数据存储器。这将意味着局部和全局数据存储器不能同时同址使用。通过上述比较分析，可以利用存储地址或控制信号来区分局部数据存储器与全局数据存储器。