PCB设计基础教程.pdf

目 录1.高速P C B 设计指南之一2.高速P C B 设计指南之二3.P C BL a y o u t 指南(上)4.P C BL a y o u t 指南(下)5.P C B 设计的一般原则6.P C B 设计基础知识7.P C B 设计基本概念8.p c b 设计注意事项9.P C B 设计几点体会1 0.P C BL A Y O U T 技术大全1 1.P C B 和电子产品设计1 2.P C B 电路版图设计的常见问题1 3.P C B 设计中格点的设置1 4.新手设计P C B 注意事项1 5.怎样做一块好的P C B 板1 6.射频电路P C B 设计1 7.设计技巧整理1 8.用P R O T E L 9 9 制作印刷电路版的基本流程1 9.用P R O T E L 9 9 S E布线的基本流程2 0.蛇形走线有什么作用2 1.封装小知识2 2.典型的焊盘直径和最大导线宽度的关系2 3.新手上路认识P C B2 4.新手上路认识P C B 高速P C B 设计指南之一 高速P C B 设计指南之一第一篇 P C B 布线 在P C B 设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个P C B 中，以布线的设计过程限定最高，技巧最细、工作量最大。P C B 布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。对目前高密度的P C B 设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，P C B板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。1电源、地线的处理 既使在整个P C B 板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述：P C B 设计基础教程页码，1/4 8P C B 设计基础教程2 0 0 9-1 1-2 7h t t p:/e b o o k/P C B 设计基础教程.h t m l（1）、众所周知的是在电源、地线之间加上去耦电容。（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线电源线信号线，通常信号线宽为：0.20.3 m m,最经细宽度可达0.0 5 0.0 7 m m,电源线为1.2 2.5m m对数字电路的P C B 可用宽的地导线组成一个回路,即构成一个地网来使用(模拟电路的地不能这样使用)（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。2数字电路与模拟电路的共地处理 现在有许多P C B 不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人P C B 对外界只有一个结点，所以必须在P C B 内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在P C B 与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在P C B 上不共地的，这由系统设计来决定。3信号线布在电（地）层上 在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。4大面积导体中连接腿的处理 在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：焊接需要大功率加热器。容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（h e a ts h i e l d）俗称热焊盘（T h e r m a l），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。5布线中网络系统的作用 在许多C A D 系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。标准元器件两腿之间的距离为0.1 英寸(2.5 4 m m),所以网格系统的基础一般就定为0.1 英寸(2.5 4m m)或小于0.1 英寸的整倍数，如：0.0 5 英寸、0.0 2 5 英寸、0.0 2 英寸等。6设计规则检查（D R C）布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在P C B 中是否还有能让地线加宽的地方。（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。（4）、模拟电路和数字电路部分，是否有各自独立的地线。（5）后加在P C B 中的图形（如图标、注标）是否会造成信号短路。（6）对一些不理想的线形进行修改。（7）、在P C B 上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。*第二篇 P C B 布局 在设计中，布局是一个重要的环节。布局结果的好坏将直接影响布线的效果，因此可以这样认为，合理的布局是P C B 设计成功的第一步。页码，2/4 8P C B 设计基础教程2 0 0 9-1 1-2 7h t t p:/e b o o k/P C B 设计基础教程.h t m l 布局的方式分两种，一种是交互式布局，另一种是自动布局，一般是在自动布局的基础上用交互式布局进行调整，在布局时还可根据走线的情况对门电路进行再分配，将两个门电路进行交换，使其成为便于布线的最佳布局。在布局完成后，还可对设计文件及有关信息进行返回标注于原理图，使得P C B 板中的有关信息与原理图相一致，以便在今后的建档、更改设计能同步起来,同时对模拟的有关信息进行更新，使得能对电路的电气性能及功能进行板级验证。-考虑整体美观 一个产品的成功与否，一是要注重内在质量，二是兼顾整体的美观，两者都较完美才能认为该产品是成 功的。在一个P C B 板上，元件的布局要求要均衡，疏密有序，不能头重脚轻或一头沉。-布局的检查印制板尺寸是否与加工图纸尺寸相符？能否符合P C B 制造工艺要求？有无定位标记？元件在二维、三维空间上有无冲突？元件布局是否疏密有序，排列整齐？是否全部布完？需经常更换的元件能否方便的更换？插件板插入设备是否方便？热敏元件与发热元件之间是否有适当的距离？调整可调元件是否方便？在需要散热的地方，装了散热器没有？空气流是否通畅？信号流程是否顺畅且互连最短？插头、插座等与机械设计是否矛盾？线路的干扰问题是否有所考虑？*第三篇 高速P C B 设计（一）、电子系统设计所面临的挑战随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事1 0 0 M H Z 以上的电路设计，总线的工作频率也已经达到或者超过5 0 M H Z，有的甚至超过1 0 0 M H Z。目前约5 0%的设计的时钟频率超过5 0 M H z，将近2 0%的设计主频超过1 2 0 M H z。当系统工作在5 0 M H z 时，将产生传输线效应和信号的完整性问题；而当系统时钟达到1 2 0 M H z 时，除非使用高速电路设计知识，否则基于传统方法设计的P C B 将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。（二）、什么是高速电路通常认为如果数字逻辑电路的频率达到或者超过4 5 M H Z 5 0 M H Z，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说），就称为高速电路。实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2 数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2 的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。（三）、高速信号的确定上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于1/2 驱动端的信号上升时间？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在P C B 设计中由实际布线长度决定。下图为信号上升时间和允许的布线长度(延时)的对应关系。6.1严格控制关键网线的走线长度如果设计中有高速跳变的边沿，就必须考虑到在P C B 板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用C M O S 或T T L 电路进行设计，工作频率小于1 0 M H z，布线长度应不大于7 英寸。工作频率在5 0 M H z 布线长度应不大于1.5 英寸。如果工作频率达到或超过7 5 M H z 布线长度应在1 英寸。对于G a A s 芯片最大的布线长度应为0.3 英寸。如果超过这个标准，就存在传输线的问题。6.2合理规划走线的拓扑结构解决传输线效应的另一个方法是选择正确的布线路径和终端拓扑结构。走线的拓扑结构是指一根网线的布线顺序及布线结构。当使用高速逻辑器件时，除非走线分支长度保持很短，否则边沿快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下，P C B 走线采用两种基本拓扑结构，即菊花链(D a i s yC h a i n)布线和星形(S t a r)分布。对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，串联电阻的位置应该紧靠驱动端。在控制走线的高次谐波干扰方面，菊花链走线效果最好。但这种走线方式布通率最低，不容易1 0 0%布通。实际设计中，我们是使菊花链布线中分支长度尽可能短，安全的长度值应该是：S t u bD e l a y 1 0 m i l(一般为1 2-1 5 m i l)，如/H C S、/H R D、/H W T、/R E S E T。3.5模拟信号走线线宽 1 0 m i l(一般为1 2-1 5 m i l)，如M I C M、M I C V、S P K V、V C、V R E F、T X A 1、T X A 2、R X A、T E L I N、T E L O U T。3.6所有其它信号走线尽量宽，线宽 5 m i l(一般为 1 0 m i l)，元器件间走线尽量短(放置器件时应预先考虑)。3.7旁路电容到相应I C 的走线线宽 2 5 m i l，并尽量避免使用过孔。3.8通过不同区域的信号线(如典型的低速控制/状态信号)应在一点(首选)或两点通过隔离地线。如果走线只位於一面，隔离地线可走到P C B 的另一面以跳过信号走线而保持连续。3.9高频信号走线避免使用9 0 度角弯转，应使用平滑圆弧或4 5 度角。3.1 0高频信号走线应减少使用过孔连接。3.1 1所有信号走线远离晶振电路。页码，1 1/4 8P C B 设计基础教程2 0 0 9-1 1-2 7h t t p:/e b o o k/P C B 设计基础教程.h t m l 3.1 2对高频信号走线应采用单一连续走线，避免出现从一点延伸出几段走线的情况。3.1 3D A A 电路中，穿孔周围(所有层面)留出至少6 0 m i l 的空间。3.1 4清除地线环路，以防意外电流回馈影响电源。目录P C BL a y o u t 指南(下)P C BL a y o u t 指南(下)4.电源 4.1确定电源连接关系。4.2数字信号布线区域中，用1 0 u F 电解电容或钽电容与0.1 u F 瓷片电容并联後接在电源/地之间.在P C B 板电源入口端和最远端各放置一处，以防电源尖峰脉冲引发的噪声干扰。4.3对双面板，在用电电路相同层面中，用两边线宽为 2 0 0 m i l 的电源走线环绕该电路。(另一面须用数字地做相同处理)4.4一般地，先布电源走线，再布信号走线。5.地 5.1 双面板中，数字和模拟元器件(除D A A)周围及下方未使用之区域用数字地或模拟地区域填充，各层面同类地区域连接在一起，不同层面同类地区域通过多个过孔相连:M o d e mD G N D 引脚接至数字地区域，A G N D 引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。5.2四层板中，使用数字和模拟地区域覆盖数字和模拟元器件(除D A A)；M o d e mD G N D 引脚接至数字地区域，A G N D 引脚接至模拟地区域;数字地区域和模拟地区域用一条直的空隙隔开。5.3如设计中须E M I 过滤器，应在接口插座端预留一定空间，绝大多数E M I 器件(B e a d/电容)均可放置在该区域;未使用之区域用地区域填充，如有屏蔽外壳也须与之相连。5.4每个功能模块电源应分开。功能模块可分为：并行总线接口、显示、数字电路(S R A M、E P R O M、M o d e m)和D A A 等，每个功能模块的电源/地只能在电源/地的源点相连。5.5对串行D T E 模块，使用去耦电容减少电源耦合，对电话线也可做相同处理。5.6地线通过一点相连，如可能，使用B e a d；如抑制E M I 需要，允许地线在其它地方相连。5.7所有地线走线尽量宽，2 5-5 0 m i l。5.8所有I C 电源/地间的电容走线尽量短，并不要使用过孔。6.晶振电路 6.1所有连到晶振输入/输出端(如X T L I、X T L O)的走线尽量短，以减少噪声干扰及分布电容对C r y s t a l 的影响。X T L O 走线尽量短，且弯转角度不小於4 5 度。(因X T L O 连接至上升时间快，大电流之驱动器)6.2双面板中没有地线层，晶振电容地线应使用尽量宽的短线连接至器件上 离晶振最近的D G N D 引脚，且尽量减少过孔。6.3如可能，晶振外壳接地。6.4在X T L O 引脚与晶振/电容节点处接一个1 0 0O h m 电阻。6.5晶振电容的地直接连接至 M o d e m 的G N D 引脚，不要使用地线区域或地线走线来连接电容和M o d e m 的G N D 引脚。7.使用E I A/T I A-2 3 2 接口的独立M o d e m 设计 7.1使用金属外壳。如果须用塑料外壳，应在内部贴金属箔片或喷导电物质以减小E M I。7.2各电源线上放置相同模式的C h o k e。7.3元器件放置在一起并紧靠E I A/T I A-2 3 2 接口的C o n n e c t o r。7.4所有E I A/T I A-2 3 2 器件从电源源点单独连接电源/地。电源/地的源点应为板上电源输入端或调压芯片的输出端。7.5E I A/T I A-2 3 2 电缆信号地接至数字地。7.6以下情况E I A/T I A-2 3 2 电缆屏蔽不用接至M o d e m 外壳;空接;通过B e a d 接到数字地;E I A/T I A-2 3 2 电缆靠近M o d e m 外壳处放置一磁环时直接连到数字地。8.V C 及V R E F 电路电容走线尽量短，且位於中性区域。8.11 0 u FV C 电解电容正极与0.1 u FV C 电容的连接端通过独立走线连至M o d e m 的V C 引脚(P I N 2 4)。8.21 0 u FV C 电解电容负极与0.1 u FV C 电容的连接端通过B e a d 後用独立走线连至M o d e m 的A G N D 引脚(P I N 3 4)。8.31 0 u FV R E F 电解电容正极与0.1 u FV C 电容的连接端通过独立走线连至M o d e m 的V R E F 引脚(P I N 2 5)。8.41 0 u FV R E F 电解电容负极与0.1 u FV C 电容的连接端通过独立走线连至M o d e m 的V C 引脚(P I N 2 4)；注意与8.1 走线相独立。页码，1 2/4 8P C B 设计基础教程2 0 0 9-1 1-2 7h t t p:/e b o o k/P C B 设计基础教程.h t m lV R E F-+-+1 0 u 0.1 uV C-+-+1 0 u 0.1 u+-+-+A G N D使用之B e a d 应满足：1 0 0 M H z 时，阻抗=7 0 W;额定电流=2 0 0 m A;最大电阻=0.5 W。9.电话和H a n d s e t 接口 9.1T i p 和R i n g 线接口处放置C h o k e。9.2电话线的去耦方法与电源去耦类似，使用增加电感组合体、C h o k e、电容等方法。但电话线的去耦比电源去耦更困难也更值得注意，一般做法是预留这些器件的位置，以便性能/E M I 测试认证时调整。9.3T i p 和R i n g 线到数字地间放置耐压高的滤波电容(0.0 0 1 u F/1 K V)。目录P C B 设计的一般原则 P C B 设计的一般原则内容:印制电路板(P C B)是电子产品中电路元件和器件的支撑件它提供电路元件和器件之间的电气连接。随着电于技术的飞速发展，P G B 的密度越来越高。P C B 设计的好坏对抗干扰能力影响很大因此，在进行P C B 设计时必须遵守P C B 设计的一般原则，并应符合抗干扰设计的要求。P C B 设计的一般原则要使电子电路获得最佳性能，元器件的布且及导线的布设是很重要的。为了设计质量好、造价低的P C B 应遵循以下一般原则：1.布局首先，要考虑P C B 尺寸大小。P C B 尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定P C B 尺寸后再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。在确定特殊元件的位置时要遵守以下原则：(1)尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。(2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。(3)重量超过1 5 g 的元器件、应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。(4)对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。(5)应留出印制扳定位孔及固定支架所占用的位置。根据电路的功能单元对电路的全部元器件进行布局时，要符合以下原则：(1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。(2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在P C B 上尽量减少和缩短各元器件之间的引线和连接。(3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观而且装焊容易易于批量生产。(4)位于电路板边缘的元器件，离电路板边缘一般不小于2 m m。电路板的最佳形状为矩形。长宽比为3：2 成4：3。电路板面尺寸大于2 0 0 x 1 5 0 m m 时应考虑电路板所受的机械强度。页码，1 3/4 8P C B 设计基础教程2 0 0 9-1 1-2 7h t t p:/e b o o k/P C B 设计基础教程.h t m l2 布线布线的原则如下；(1)输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈藕合。(2)印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.0 5 m m、宽度为1 1 5 m m 时通过2 A 的电流，温度不会高于3，因此导线宽度为1.5 m m 可满足要求。对于集成电路，尤其是数字电路，通常选0.0 2 0.3 m m 导线宽度。当然，只要允许，还是尽可能用宽线尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路，尤其是数字电路，只要工艺允许，可使间距小至5 8 m m。(3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状.这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。3.焊盘焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径D 一般不小于(d+1.2)m m，其中d 为引线孔径。对高密度的数字电路，焊盘最小直径可取(d+1.0)m m。P C B 及电路抗干扰措施印制电路板的抗干扰设计与具体电路有着密切的关系，这里仅就P C B 抗干扰设计的几项常用措施做一些说明。1.电源线设计 根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。2.地段设计地线设计的原则是；(1)数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。(2)接地线应尽量加粗。若接地线用很纫的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在2 3 m m 以上。(3)接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成团环路大多能提高抗噪声能力。3.退藕电容配置P C B 设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：(1)电源输入端跨接1 0 1 0 0 u f 的电解电容器。如有可能，接1 0 0 u F 以上的更好。(2)原则上每个集成电路芯片都应布置一个0.0 1 p F 的瓷片电容，如遇印制板空隙不够，可每4 8 个芯片布置一个1 1 0 p F 的但电容。(3)对于抗噪能力弱、关断时电源变化大的器件，如R A M、R O M 存储器件，应在芯片的电源线和地线之间直接接入退藕电容。(4)电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：(1 在印制板中有接触器、继电器、按钮等元件时操作它们时均会产生较大火花放电，必须采用附图所示的R C 电路来吸收放电电流。一般R 取1 2 K，C 取2.2 4 7 U F。(2 C M O S 的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。经常使用排阻做为上拉或下拉。排阻的公共端接电源或地线，在实际使用过程中发现，如果排阻值较大则通过公共端耦合引起误动作。排阻值较小则增加系统功耗。结论：排阻阻值要慎选，公共端接线或电源线要粗，最好有退耦电容。*页码，1 4/4 8P C B 设计基础教程2 0 0 9-1 1-2 7h t t p:/e b o o k/P C B 设计基础教程.h t m l R F 产品设计过程中降低信号耦合的P C B 布线技巧 一轮蓝牙设备、无绳电话和蜂窝电话需求高潮正促使中国电子工程师越来越关注R F 电路设计技巧。R F 电路板的设计是最令设计工程师感到头疼的部分，如想一次获得成功，仔细规划和注重细节是必须加以高度重视的两大关键设计规则。射频(R F)电路板设计由于在理论上还有很多不确定性，因此常被形容为一种黑色艺术，但这个观点只有部分正确，R F 电路板设计也有许多可以遵循的准则和不应该被忽视的法则。不过，在实际设计时，真正实用的技巧是当这些准则和法则因各种设计约束而无法准确地实施时如何对它们进行折衷处理。当然，有许多重要的R F 设计课题值得讨论，包括阻抗和阻抗匹配、绝缘层材料和层叠板以及波长和驻波，不过，本文将集中探讨与R F 电路板分区设计有关的各种问题。今天的蜂窝电话设计以各种方式将所有的东西集成在一起，这对R F 电路板设计来说很不利。现在业界竞争非常激烈，人人都在找办法用最小的尺寸和最小的成本集成最多的功能。模拟、数字和R F 电路都紧密地挤在一起，用来隔开各自问题区域的空间非常小，而且考虑到成本因素，电路板层数往往又减到最小。令人感到不可思议的是，多用途芯片可将多种功能集成在一个非常小的裸片上，而且连接外界的引脚之间排列得又非常紧密，因此R F、I F、模拟和数字信号非常靠近，但它们通常在电气上是不相干的。电源分配可能对设计者来说是一个噩梦，为了延长电池寿命，电路的不同部分是根据需要而分时工作的，并由软件来控制转换。这意味着你可能需要为你的蜂窝电话提供5 到6 种工作电源。一、R F 布局概念在设计R F 布局时，有几个总的原则必须优先加以满足：尽可能地把高功率R F 放大器(H P A)和低噪音放大器(L N A)隔离开来，简单地说，就是让高功率R F 发射电路远离低功率R F 接收电路。如果你的P C B 板上有很多物理空间，那么你可以很容易地做到这一点，但通常元器件很多，P C B 空间较小，因而这通常是不可能的。你可以把他们放在P C B 板的两面，或者让它们交替工作，而不是同时工作。高功率电路有时还可包括R F 缓冲器和压控制振荡器(V C O)。确保P C B 板上高功率区至少有一整块地，最好上面没有过孔，当然，铜皮越多越好。稍后，我们将讨论如何根据需要打破这个设计原则，以及如何避免由此而可能引起的问题。芯片和电源去耦同样也极为重要，稍后将讨论实现这个原则的几种方法。R F 输出通常需要远离R F 输入，稍后我们将进行详细讨论。敏感的模拟信号应该尽可能远离高速数字信号和R F 信号。二、如何进行分区？设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、朝向和屏蔽等问题；电气分区可以继续分解为电源分配、R F 走线、敏感电路和信号以及接地等的分区。首先我们讨论物理分区问题。元器件布局是实现一个优秀R F 设计的关键，最有效的技术是首先固定位于R F 路径上的元器件，并调整其朝向以将R F 路径的长度减到最小，使输入远离输出，并尽可能远地分离高功率电路和低功率电路。最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层，并尽可能将R F 线走在表层上。将R F 路径上的过孔尺寸减到最小不仅可以减少路径电感，而且还可以减少主地上的虚焊点，并可减少R F 能量泄漏到层叠板内其他区域的机会。在物理空间上，像多级放大器这样的线性电路通常足以将多个R F 区之间相互隔离开来，但是双工器、混频器和中频放大器/混频器总是有多个R F/I F 信号相互干扰，因此必须小心地将这一影响减到最小。R F 与I F 走线应尽可能走十字交叉，并尽可能在它们之间隔一块地。正确的R F 路径对整块P C B 板的性能而言非常重要，这也就是为什么元器件布局通常在蜂窝电话P C B 板设计中占大部分时间的原因。在蜂窝电话P C B 板上，通常可以将低噪音放大器电路放在P C B 板的某一面，而高功率放大器放在另一面，并最终通过双工器把它们在同一面上连接到R F 端和基带处理器端的天线上。需要一些技巧来确保直通过孔不会把R F 能量从板的一面传递到另一面，常用的技术是在两面都使用盲孔。可以通过将直通过孔安排在P C B 板两面都不受R F 干扰的区域来将直通过孔的不利影响减到最小。有时不太可能在多个电路块之间保证足够的隔离，在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在R F 区域内，但金属屏蔽罩也存在问题，例如：自身成本和装配成本都很贵；外形不规则的金属屏蔽罩在制造时很难保证高精度，长方形或正方形金属屏蔽罩又使元器件布局受到一些限制；金属屏蔽罩不利于元器件更换和故障定位；由于金属屏蔽罩必须焊在地上，必须与元器件保持一个适当距离，因此需要占用宝贵的P C B 板空间。尽可能保证屏蔽罩的完整非常重要，进入金属屏蔽罩的数字信号线应该尽可能走内层，而且最好走线层的下面一层P C B是地层。R F 信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去，不过缺口处周围要尽可能地多布一些地，页码，1 5/4 8P C B 设计基础教程2 0 0 9-1 1-2 7h t t p:/e b o o k/P C B 设计基础教程.h t m l 谐振电路(一个用于发射机，另一个用于接收机)与V C O 有关，但也有它自己的特点。简单地讲，谐振电路是一个带有容性二极管的并行谐振电路，它有助于设置V C O 工作频率和将语音或数据调制到R F 信号上。所有V C O 的设计原则同样适用于谐振电路。由于谐振电路含有数量相当多的元器件、板上分布区域较宽以及通常运行在一个很高的R F 频率下，因此谐振电路通常对噪声非常敏感。信号通常排列在芯片的相邻脚上，但这些信号引脚又需要与相对较大的电感和电容配合才能工作，这反过来要求这些电感和电容的位置必须靠得很近，并连回到一个对噪声很敏感的控制环路上。要做到这点是不容易的。自动增益控制(A G C)放大器同样是一个容易出问题的地方，不管是发射还是接收电路都会有A G C 放大器。A G C 放大器通常能有效地滤掉噪声，不过由于蜂窝电话具备处理发射和接收信号强度快速变化的能力，因此要求A G C 电路有一个相当宽的带宽，而这使某些关键电路上的A G C 放大器很容易引入噪声。设计A G C 线路必须遵守良好的模拟电路设计技术，而这跟很短的运放输入引脚和很短的反馈路径有关，这两处都必须远离R F、I F 或高速数字信号走线。同样，良好的接地也必不可少，而且芯片的电源必须得到良好的去耦。如果必须要在输入或输出端走一根长线，那么最好是在输出端，通常输出端的阻抗要低得多，而且也不容易感应噪声。通常信号电平越高，就越容易把噪声引入到其它电路。在所有P C B 设计中，尽可能将数字电路远离模拟电路是一条总的原则，它同样也适用于R FP C B 设计。公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，问题在于如果没有预见和事先仔细的计划，每次你能在这方面所做的事都很少。因此在设计早期阶段，仔细的计划、考虑周全的元器件布局和彻底的布局评估都非常重要，由于疏忽而引起的设计更改将可能导致一个即将完成的设计又必须推倒重来。这一因疏忽而导致的严重后果，无论如何对你的个人事业发展来说不是一件好事。同样应使R F 线路远离模拟线路和一些很关键的数字信号，所有的R F 走线、焊盘和元件周围应尽可能多填接地铜皮，并尽可能与主地相连。类似面包板的微型过孔构造板在R F 线路开发阶段很有用，如果你选用了构造板，那么你毋须花费任何开销就可随意使用很多过孔，否则在普通P C B 板上钻孔将会增加开发成本，而这在大批量生产时会增加成本。如果R F 走线必须穿过信号线，那么尽量在它们之间沿着R F 走线布一层与主地相连的地。如果不可能的话，一定要保证它们是十字交叉的，这可将容性耦合减到最小，同时尽可能在每根R F 走线周围多布一些地，并把它们连到主地。此外，将并行R F 走线之间的距离减到最小可以将感性耦合减到最小。一个实心的整块接地面直接放在表层下第一层时，隔离效果最好，尽管小心一点设计时其它的做法也管用。我曾试过把接地面分成几块来隔离模拟、数字和R F 线路，但我从未对结果感到满意过，因为最终总是有一些高速信号线要穿过这些分开的地，这不是一件好事。在P C B 板的每一层，应布上尽可能多的地，并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块数量，并适当调整走线以便你能将地连接过孔布置到表层上的隔离地块。应当避免在P C B 各层上生成游离地，因为它们会像一个小天线那样拾取或注入噪音。在大多数情况下，如果你不能把它们连到主地，那么你最好把它们去掉。本文小结 在拿到一张工程更改单(E C O)时，要冷静，不要轻易消除你所有辛辛苦苦才完成的工作。一张E C O 很轻易使你的工作陷入混乱，不管需要做的修改是多么的微小。当你必须在某个时间段里完成一份工作时，你很容易就会忘记一些关键的东西，更不用说要作出更改了。不论是不是黑色艺术，遵守一些基本的R F 设计规则和留意一些优秀的设计实例将可帮助你完成R F 设计工作。成功的R F 设计必须仔细注意整个设计过程中每个步骤及每个细节才有可能实现，这意味着必须在设计开始阶段就要进行彻底的、仔细的规划，并对每个设计步骤的工作进展进行全面持续地评估。目录P C B 设计基础知识 P C B 设计基础知识 印刷电路板（P r i n t e dc i r c u i tb o a r d，P C B）几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件，那么它们也都是镶在大小各异的P C B 上。除了固定各种小零件外，P C B 的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件越来越多，P C B 上头的线路与零件也越来越密集了。标准的P C B 长得就像这样。裸板（上头没有零件）也常被称为印刷线路板P r i n t e dW i r i n gB o a r d（P W B）。板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部份被蚀刻处理掉，留下来的部份就变成网状的细小线路了。这些线路被称作导线（c o n d u c t o rp a t t e r n）或称布线，并用来提供P C B 上零件的电路连接。页码，1 7/4 8P C B 为了将零件固定在P C B 上面，我们将它们的接脚直接焊在布线上。在最基本的P C B（单面板）上，零件都集中在其中一面，导线则都