基于dsp的谱分析仪设计大论文大学论文.doc

本科毕业设计论文基于DSP的谱分析仪设计 学 生 姓 名： 董华珊 班 级：电自0913 学 号：0902050203 指 导 教 师：郭海涛 所 在 单 位： 电气工程学院 答 辩 日 期： 2013年 6月 24日东北电力大学本科毕业设计论文摘 要随着计算机和微电子技术的飞速发展，基于数字信号处理的频谱分析已经应用到各个领域并发挥着重要作用。频谱分析仪对于信号分析来说是必不可少的，它可以利用频率对信号进行分析。频谱分析仪可应用于诸多领域，如通讯发射机以及干扰信号的测量，频谱的监测，器件的特性分析等，但各行各业对其性能要求也不尽相同。本课题主要做了以下工作：首先，本文介绍了频谱分析仪的作用、课题背景、现状及发展趋势；然后，设计了以TI公司的定点数字信号处理器（DSP）TMS320VC5402为CPU的开发系统，包括复位电路、时钟电路、存储器扩展、电源模块、AD采样、DA单元、JTAG等的设计；由于CPU采用FFT算法，所以详细介绍了FFT的原理以及其在TMS320VC5402上的实现。最后，简要介绍了用于开发DSP的集成开发环境CCS。关键词：TMS320VC5402；频谱分析；FFT；功率谱AbstractWith the rapid development of computer and microelectronics technology, spectrum analysis based on digital signal processing (DSP) has been applied to various fields and play an important role. A spectrum analyzer for the signal analysis is indispensable, it can make use of frequency analysis of signals. A spectrum analyzer can be applied to many fields, such as communication transmitter and the interfering signal measurement, spectrum monitoring, device characteristics analysis and so on, but in all walks of life to its performance requirements are also different.This topic mainly done the following work: first of all, this paper introduces the role of a spectrum analyzer, topic background, present situation and development trend; Then, designed by TI companys fixed-point digital signal processor (DSP) TMS320VC5402 as CPU development system, including the reset circuit, clock circuit, memory expansion, a power supply module, AD sampling, DA units, such as JTAG design; Due to the CPU adopts FFT algorithm, so the principle of FFT is introduced and its implementation on TMS320VC5402. Finally, this paper briefly introduces the integrated development environment CCS for the development of DSP.Keywords：TMS320VC5402；Spectrum analyzer；FFT；Power spectrum目 录摘要IAbstractII第1章 绪论11.1 课题背景及其研究现状11.2 频谱分析仪发展现状31.3 主要研究方法（手段）41.4 设计方案介绍51.5 本文安排如下5第2章 TMS320VC5402芯片介绍62.1 TMS320VC5402的主要特性62.2 TMS320C54x的总线结构72.3 TMS320C54x的存储器分配82.4 TMS320C54x的中央处理单元（CPU）92.5 TMS320C54x片内外设简介132.6 TMS320VC5402引脚图14第3章 FFT原理及其实现153.1 FFT原理153.1.1 DFT原理153.1.2 FFT算法的导出163.1.3 实数序列的FFT173.2 FFT算法173.2.1 码位倒置173.2.2 W因子的生成及分布规律173.2.3 蝶形运算的基本原理173.2.4 功率谱的计算183.3 FFT在TMS320C54x上的实现183.3.1 FFT实现的程序183.3.2 FFT的仿真结果18第4章 TMS320C54x DSP系统硬件设计204.1 系统设计要求204.2 电源设计204.3 时钟电路设计204.4 存储器单元设计214.5 复位电路设计224.6 JTAG接口234.7 A/D模数转换器244.7.1 该款AD的主要特性244.7.2 该款AD的工作原理244.7.3 该款AD的设计方案254.8 D/A数模转换器254.9 逻辑控制27第5章 CCS集成开发环境285.1 CCS集成开发环境简介285.2 CCS的组成28结论31参考文献32致谢33附录I34附录II35III第1章 绪 论1.1 课题背景及其研究现状随着计算机和微电子技术的飞速发展，基于数字信号处理的频谱分析已经应用到各个领域并发挥着重要作用。频谱分析仪对于信号分析来说是必不可少的，它可以利用频率对信号进行分析。频谱分析仪可应用于诸多领域，如通讯发射机以及干扰信号的测量，频谱的监测，器件的特性分析等，但各行各业对其性能要求也不尽相同。利用频谱分析仪不但能够快速准确地显示信号频谱、提供强大的测量动态范围，而且能够利用其所具有的各种测试功能对信号频率、电平、信号频谱纯度及抗干扰特性进行分析。频谱分析仪（简称频谱仪），顾名思义它的功能是确定一个变化过程（称为信号）的频率成分，以及各频率成分之间的相对强弱关系。频谱分析仪是对无线电信号进行测量的必备手段，是从事电子产研发、生产、检验的常用工具，因此，应用十分广泛，被称为工程师的射频万用表。1、 传统频谱分析仪传统的频谱分析仪的前端电路是一定带宽内可调谐的接收机，输入信号经变频器变频后由低通滤波器输出，滤波输出作为垂直分量，频率作为水平分量，在示波器屏幕上绘出坐标图，就是输入信号的频谱图，由于变频器可以达到很宽的频率，例如30Hz30GHz；与外部混频器配合，可扩展到100GHz以上。频谱分析仪是频率覆盖最宽的测量仪器之一，无论测量连续信号或调制信号，频谱分析仪都是很理想的测量工具。但是，传统的频谱分析仪也有明显的缺点，它只能测量频率的幅度，缺少相位信息，因此属于标量仪器而不是矢量仪器。2、 现代频谱分析仪基于快速傅里叶变换（FFT）的现代频谱分析仪，通过傅里叶运算将被测信号分解成分立的频率分量，达到与传统频谱分析仪同样的效果。这种新型的频谱分析仪采用数字方法直接由模拟数字转换器（ADC）对输入信号取样；再经过FFT处理后获得频谱分布图。在这种频谱分析仪中，为获得良好的仪器线性度和高分辨率，对信号进行数据采集时，ADC的取样率最少等于输入信号最高频率的两倍，亦即频率上限是100MHz的实时频谱分析仪需要ADC有200MS/S的取样率。目前半导体工艺水平可制成分辨率8位和取样率4GS/S的ADC或者分辨率12位和取样率800MS/S的ADC，亦即，原理上仪器可达到2GHz的带宽。为了扩展频率上限，可在ADC前端增加下变频器；本振采用数字调谐振荡器，这种混合式的频谱分析仪可扩展到几GHz以下的频段使用。FFT的性能用取样点数和取样率来表征，例如用100KS/S的取样率对输入信号取样1024点，则最高输入频率是50KHz和分辨率是50Hz，如果取样点数为2048点，则分辨率提高到25Hz。由此可知，最高输入频率取决于取样率；分辨率取决于取样点数。FFT运算时间与取样点数成对数关系，频谱分析仪需要高频率、高分辨率和高速运算时，要选用高速的FFT硬件，或者相应的数字信号处理器（DSP）。例如，10MHz输入频率的1024点的运算时间80，而10KHz的1024点的运算时间变为64,1KHz的1024点的运算时间增加至640.但运算时间超过200时，屏幕的反应变慢，不适于眼睛的观察，补救办法是减少取样点数，使运算时间降低至200以下。3、 用FFT计算信号频谱的算法离散傅里叶变换X（k）可看作是z变换在单位圆上的等距高采样值，同样，X(k)也可看作是序列傅氏变换X()的采样，采样间隔位。由此看出，离散傅里叶变换实质上是其频谱的离散频域采样，对频率具有选择性（），在这些点上反映了信号的频谱。根据采样定律，一个频带有限的信号，可以对它进行时域采样而不丢失任何信息，FFT变换则说明对于时间有限的信号（有限长序列），也可以对其进行频域采样，而不丢失任何信息。所以只要时间序列足够长，采样足够密，频域采样也就可较好地反映信号的频谱趋势，所以FFT可以用以进行连续信号的频谱分析。频谱分析主要就是将时域信号转化为频域进行处理，一般要求使用时窗技术，如快速傅里叶变换（FFT）、离散傅里叶变换（DFT）等。如果采样点为，直接DFT运算需要次乘法操作，需要大量的运算时间。20世纪60年代，Coolley和Tuckey提出了FFT，可以将运算减少到（）log次乘法。因此，FFT成为频谱分析的核心算法。信号的测量可以从频域和时域两个方面进行，频谱分析仪就是进行信号频域测量即频谱分析的仪器设备。在实际工作中，一般处理的信号可以分为规则信号（确定性信号）和随机信号（非确定性信号）两类。规则信号可以用明确的数学关系式来描述，而随机信号一般不可能用清楚的数学关系式来描述，也无法预测其未来瞬间的精确值，对于这些随机性质的数据只能用概率和统计平均的方法来描述，比如均值、均方差、方差、概率密度函数、概率分布函数、相关函数以及功率谱密度函数等。由于随机信号的不确定性，所以它的电压频谱也是不确定的，但是对于常见的具有各态历经的平稳随机信号，可以得到确定的相关函数，相关函数序列的量纲是功率单位，相关函数的傅立叶变换或z变换就表示这类随机信号的功率谱密度函数，简称功率谱。利用给定的N个样本数据估计一个平稳随机信号的功率谱密度叫做谱估计。功率谱估计（PSD）是利用给定的一组样本数据估计一个平稳随机信号的功率谱密度，它能给出被分析对象的能量随频率分布的情况。在雷达信号处理中可以根据回波信号的功率谱密度、谱峰的宽度、高度和位置可以确定运动目标的位置、辐射强度和运动速度。功率谱估计是数字信号处理的重要研究内容之一。功率谱估计可以分为经典谱估计（非参数估计）和现代谱估计（参数估计）。经典的功率谱估计有2种：一种是直接法；另一种是间接法。直接法就是先计算N个数据的傅里叶变换，然后取频域和其共轭的乘积得到功率谱；间接法则是先计算N个样本数据的估计自相关函数，然后再计算自相关数据的傅里叶变换得到功率谱。间接法的主要方法有最大熵谱分析法（AR模型法）、Pisarenko谐波分解法、Prony提取极点法、Prony谱线分解法以及Capon最大似然法。1.2 频谱分析仪发展现状30年代末期，第一代扫频式频谱仪诞生。60年代末期，可以为频谱仪提供频率和幅度的校准，前端预选的频谱仪问世，它标志着频谱仪从此进入了定量测试的时代。70年代末，随着集成电路技术，快速A/D变换技术，频率合成技术，数字存储技术，尤其是微处理器技术的飞速发展，频谱仪的技术指标大幅度提高。频率范围扩展到100Hz20GHz，分辨力带宽达到10Hz。现在，频谱分析仪的测量频率范围已达到30Hz50GHz，外混频可以扩展到mm波波段，分辨力带宽从1Hz3MHz，测量信号的动态范围100dB，显示平均噪声-110dBm。频谱分析仪的发展有两个趋势：在高频、超高频和微波频段是全景显示或倍频程扫描，在低频和超低频则是实时分析。低频频谱分析仪向着数字分析、快速实时分析发展；高频和微波频普仪向着宽扫频、全景显示发展。但无论是高频还是低频频谱仪都是向着宽的频率范围、高灵敏度及平坦的响应、宽的分析谱宽，并具有平坦的幅度响应、窄的分辨带宽和低的波形因数、宽的动态范围与测量范围以及良好的频谱显示纯度发展，想着固体话、高稳定性和可靠性、操作简单、使用方便、价格低廉以及高的抗干扰性能、多功能综合测试和自动测试，向着定量分析发展。衡量频谱分析仪优劣的一些主要技术指标有：（1） 输入频率范围指频谱分析仪能够正常工作的最大频率区间，以Hz表示该范围的上限和下限，由扫描本振的频率范围决定。现代频谱仪的频率范围通常可从低频段至射频段，甚至微波段。ATTEN的AT606的输入频率范围0.15650MHz；MS2711D的频率范围60K3GHz，而Anritsu安立的MS2665C频谱仪输入频率范围：9KHz26.2GHz，整体而言，目前输入频率范围有所扩大。（2） 分辨力带宽指分辨频谱中两个相邻分量之间的最小谱线间隔，单位是Hz。MS2711D的频谱仪的分辨力带宽60Hz1MHz。（3） 灵敏度指在给定分辨力带宽、显示方式和其他影响因素下，频谱仪显示最小信号电平的能力，以dBm、dBu、dBv、V等单位表示。ATTEN的AT606的灵敏度为1dB。（4） 动态范围指能以规定的准确度测量同时出现在输入端的两个信号之间的最大差值。ATTEN的AT606的动态范围：-60+6dBm。（5） 频率扫描宽度（Span）另有分析谱宽、扫宽、频率量程、频谱跨度等不同叫法。频谱分析仪MS2711D的频率扫描宽度：6Hz2.99GHz。（6） 扫描时间（Sweep Time）即进行一次全频率范围的扫描、并完成测量所需的时间，也叫分析时间。频谱分析仪MS2711D的扫描时间：全频宽时=1.1s，0频宽时0.05ms20s。1.3 主要研究方法（手段）本课题旨在研究基于DSP的谱分析仪设计，并要求成品具有某些优势。由于该设计所包含的内容很广泛，在正式的开始写之前，本人首先查阅过很多关于DSP方面的资料，以利于对该课题有了一个很全面的宏观把握，并且与指导老师进行沟通，只有这样才会对自己的课题有一个更深入的了解。在了解课题以后，接下来本人通过各种途径收集关于课题的资料。通过这些资料，可以在学习前人成果的基础上，对自己课题做好充分的扩展和发挥。本课题主要设计方案是从硬件设计和软件编程两个方面来完成设计目的，选用TI公司TMS320VC5402定点数字信号处理芯片作为CPU。硬件方面设计主要原理是：通过信号发送器产生的02V模拟信号，经过AD采样，送到DSP进行FFT数字处理等过程后，由DA将数字信号转化成模拟信号，再通过示波器来显示，完成频谱分析，其间的时序控制和地址码编译由CPLD完成。软件方面主要工作是：FFT算法编程、A/D和D/A编程、仿真器在线FLASH编程和CPLD编程。具体设计图如附录I。1.4 设计方案介绍本课题是采用中断查询的方式来控制时序，主要有AD、DA、CPU、CPLD、JTAG、FLASH、RAM等组成，数据的处理是在CPU里进行，由于CPU是采用FFT数字信号处理技术，数据量比较大，需要存储器来存储，而整个过程的时序控制由CPLD来控制。具体原理图如图1-1所示。图1-1 原理图1.5 本文安排如下本文主要由六个章节组成，第一章是绪论，主要介绍了本课题的研究背景及研究意义，同时也介绍了频谱分析仪目前在国内外的研究现状和发展趋势，以及简要说明了本论文的主要研究内容和方法；第二章到第四章是本文的核心，第二章着重介绍了数字信号处理器TMS320VC5402芯片的详细情况，即它的结构、特性、引脚及其各组成部分；第三章主要介绍了FFT（快速傅里叶变换）的原理及其在TMS320VC5402 DSP上的实现，最后通过仿真软件CCSv3.3来得到仿真结果；第四章主要针对本论文的硬件部分进行了介绍，比如电源部分、复位电路、时钟电路、JTAG等，以及所使用到的器件AD、DA、CPLD、FLASH、SDRAM等的特性、原理和连接情况进行了必要介绍；第五章则简要介绍了DSP的运行环境CCS集成开发环境，使得对DSP的仿真运行有了进一步的了解。最后一章则指出了本论文的一些特点及其不足之处，并提出了一些改善方法，指明了下一步的研究方向。第2章 TMS320VC5402芯片介绍 DSP具有体积小、成本低、易于产品化、可靠性高、易扩展及方便地实现多机分布式并行处理等性能，所以在很多领域得到了广泛的应用，但实际上没有一个处理器能完全满足所有的或绝大多数应用需要，因此，在选择处理器时需要根据性能、成本、集成度、开发的难易程度以及功耗等因素进行综合考虑。DSP处理器型号众多，本设计选用的是TI公司的TMS320VC5402芯片，其内部结构图如图2-1所示。TMS320C54x是TI公司于1996年推出的第一代定点数字信号处理器。它作为TI公司为实现低功耗、高速实时信号处理而专门设计的16位定点DSP，成为当前TMS320C5000系列DSP中最为广泛应用且最为成熟的处理器。图2-1 TMS320VC5402 DSP内部结构图2.1 TMS320VC5402的主要特性其主要特点有：操作速率达100MIPS；具有先进的多总线结构，包括3组16bit数据总线、1组程序总线和4条地址总线；40bit算术逻辑单元（ALU），包括一个40bit的桶形移位器以及两个独立的40bit累加器；1717bit并行乘法器，与40bit的专用加法器相连，应用于非流水线式单周期MAC；比较、选择和存储单元（CSSU）用于Viterbi运算器的加法/比较/选择；指数编码器在一个周期里计算一个40bit累加器值的哇指数值；双地址发生器，其中包括8个辅助寄存器和两个辅助寄存器算术单元（ARAUS）；数据/程序寻址空间1M 16bit，内存4K 16bit ROM和16K 16bit双存取RAM；内置可编程等待状态发生器、锁相环（PLL）时钟发生器、2个多通道缓冲串行口、1个8bit并行与外部处理器通信的HPI口、2个16bit定时器以及6通道DMA控制器；低功耗，工作电源3.3V和1.8V；数据总线具有总线保持特性；支持单指令循环和快指令循环；支持存储块传送指令；支持32bit长操作数指令；支持同时读取2个或3个操作数读指令；支持并行存储和并行装入的算术指令；支持条件存储指令及中断快速返回指令；软件可编程等待状态发生器和可编程的存储单元转换；单周期定点指令执行时间10ns25ns。2.2 TMS320C54x的总线结构TMS320C54x DSP采用先进的哈佛结构和8总线结构，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内进行两次读操作和一次写操作。独立的程序总线和数据总线允许CPU同时访问程序指令和数据。片内有4条程序/数据总线、4条地址总线，其功能如下：1条程序总线（PB）程序总线（PB）传送由程序存储器取出的指令操作代码和立即操作数。3条数据总线（CB、DB和EB）3条数据总线（CB、DB和EB）将内部各单元（如CPU、数据地址生成电路、程序地址生成电路，片内外围设备以及数据存储器）连接在一起。其中，CB和DB总线用来传送从数据存储器读出的数据；EB总线用来传送写入到存储器中的数据。4条地址总线（PAB、CAB、DAB和EAB）4条地址总线（PAB、CAB、DAB和EAB）用于传送执行指令所需要的地址。2.3 TMS320C54x的存储器分配 存储器空间TMS320C54x的总存储空间为192K字，由3个独立的可选择空间组成：64K字程序空间、64K字数据空间、64K字I/O空间。程序存储器空间存放要执行的指令和执行中所用的系数表。数据存储器空间存放执行指令所要用的数据。I/O存储器空间可与存储器映射外围设备相接口，也可以作为附加的数据存储器空间使用。TMS320VC5402存储器分配图和扩展程序存储器分配图分别如图2-2，2-3所示。图2-2 TMS320VC5402存储器分配图图2-3 TMS320VC5402扩展程序存储图 程序存储器通过MP/和OVLY位的设置，可以实现对片内存储器（ROM、RAM）的配置，即哪些片内存储器属于程序存储器空间。当处理器复位时，复位和中断向量都映射到程序存储器空间的FF80H。复位后，这些向量可以被重新映射到程序存储器空间中任何一个128字页的开头。这就很容易将中断向量表从引导ROM中移出来，然后再根据存储器图安排。数据存储器通过对处理器方式状态寄存器PMST的DROM位的设置，将片内ROM映射到数据存储空间（DROM=1）或映射到程序存储空间（MP/=0），这样，就可以用指令将片内ROM作为数据存储器中的数据ROM来读取。复位时，DROM位被清0。64K字的数据存储器空间包括数据存储器映射寄存器MMR，0000H001FH是常用的CPU寄存器地址，0020H005FH是片内外设寄存器的地址。I/O存储器除程序存储器空间和数据存储器空间外，C54x系列器件还提供了I/O存储器空间，利用I/O空间可以扩展外部存储器。I/O存储器空间有64K字寻址范围（0000HFFFFH）且只存在于片外。I/O存储器空间可与存储器映射外围设备相接口，也可以作为附加的数据存储空间使用。有两条指令PORTR和PORTW，可以对I/O存储器空间访问，访问时，读写时序与程序存储器空间和数据存储器空间有很大不同。访问I/O是对I/O映射的外部器件进行访问，而不是访问存储器。2.4 TMS320C54x的中央处理单元（CPU）中央处理单元（CPU）是DSP芯片的核心部件，它的性能直接关系到DSP器件的性能。TMS320C54x的并行结构设计特点，使其能在一条指令周期内，高速地完成多项算术运算。CPU的基本组成如下：40bit算术逻辑运算单元（ALU）；2个40bit累加器A和B；1个40bit桶形移位寄存器；乘法器/加法器单元（MAC）；比较、选择和存储单元（CSSU）；指数编码器；CPU状态和控制寄存器；两个地址发生器。算术逻辑运算单元（ALU）算术逻辑单元（ALU）可以实现加/减法运算、逻辑运算等大部分算术和逻辑功能，且大多数算术逻辑运算指令都是单周期指令。除存储操作指令（ADDM、ANDM、ORM和XORM）外，ALU的运算结果通常都被传送到目的累加器（累加器A和B）。40位ALU功能框图如图2-4所示。图2-4 ALU功能框图累加器TMS320C54x CPU内有两个40位的累加器A和B，它们用于存储ALU或乘法器/加法器单元输出的数据，也能输出数据到ALU或乘法器/加法器中。 桶形移位寄存器TMS320C54x CPU内部有一个40位的桶形移位器，主要用于累加器或数据区操作数的定标。它能对输入的数据进行031位的左移和016位的右移操作。40位桶形移位器的功能框图如图2-5所示。桶形移位寄存器的输入可以为：从DB获得的16位操作数；从DB和CB获得的32位操作数；从累加器A或B获得的40位操作数。桶形移位寄存器的输出连到ALU或经过MSW/LSW（最高有效字/最低有效字）写选择单元至EB总线。图2-5 40位桶形移位器的功能框图乘法器/加法器单元TMS320C54x CPU中的MAC单元有一个17位17位的硬件乘法器，并且附带了一个40位的专用加法器，可以在单周期内完成一次乘法累加运算。其功能框图如图2-6所示。其中硬件乘法器用来完成乘法运算，专用加法器用来完成累加、取整、饱和等操作。图2-6 乘法器/加法器单元功能框图 比较、选择和存储单元（CSSU）在数据通信、模式识别等领域，往往要利用到Viterbi（维特比）算法。TMS320C54x中的比较、选择和存储单元（CSSU）就是专门为Viterbi算法设计进行加法/比较/选择（ACS）运算的硬件单元，其功能框图如图2-7所示。CSSU由多路选择器MUX、比较器COMP、状态转移寄存器TRN和测试位TC组成，它与ALU相配合实现快速ACS运算。图2-7 比较、选择和存储单元（CSSU）功能框图指数编码器指数编码器是一个用于支持指数运算指令的专用硬件，可以在单周期内执行EXP指令，求出累加器中数的指数值。它主要用于完成定点数转换为浮点数的归一化和标准化处理，该硬件为定点DSP进行浮点操作提供了方便。指数编码器的结构如图2-8所示。在这个硬件平台上使用EXP指令可对累加器A或B中的数进行指数提取，并将提取出的指数值以二进制补码的形式（-831）存储在暂存器T中。累加器的指数值等于累加器中冗余符号位的位数减8，也就是为消除多余符号位而将累加器中的数值左移的位数。当累加器中的值超过32位时，指数为负值。 图2-8 指数编码器的结构 CPU状态和控制寄存器TMS320C54x CPU中有三个状态和控制寄存器，分别为状态寄存器ST0、状态寄存器ST1和处理器方式状态寄存器PMST。ST0和ST1包括各种工作条件和工作方式的状态，PMST包括存储器配置状态及其他控制信息，如表2-1，表2-2，表2-3。表2-1 状态寄存器ST0的位结构151312116980ARPTCCOVAOVBDP表2-2 状态寄存器ST1的位结构1514131211109876540BRAFCPLXFHMINTM0OVMSXMC16FRCTCMPTASM表2-3 处理器方式状态寄存器PMST的位结构1576543210IPTRMP/OVLYAVISDROMCLKOFFSMULSST 地址发生器TMS320C54x中有两个地址发生器：程序地址发生器（PAGEN）和数据地址发生器（DAGEN），用来对程序存储器和数据存储器进行寻址，产生所需的地址信息。2.5 TMS320C54x片内外设简介TMS320C54x拥有完善的片内外设，可完成丰富的功能，组成如下：通用I/O引脚、定时器、时钟发生器、主机接口（HPI）、串行口、软件可编程等待状态发生器、可编程块切换逻辑、直接存储器访问控制器。具体使用情况可以参阅文献17。2.6 TMS320VC5402引脚图图2-9 TMS320VC5402引脚图TMS320VC5402共有144个引脚，按照功能可将其引脚分为10部分，分别为数据信号、初始化、中断和复位操作信号、多处理器信号、存储器控制信号、振荡器/定时器信号、多通道缓冲串行口信号、混杂信号、主机接口（HPI）信号、电源引脚和IEEE1149.1测试引脚。其输入电压的绝对范围是-0.3+4.5V，除少数引脚外，其输入电平是与TTL逻辑电平兼容的，因此TMS320VC5402的输入引脚仅能与3.3V的CMOS电路连接，不能与5VTTL电路、5VCMOS电路连接。5VTTL/CMOS电路的输出信号要经过电平转换后才能送给TMS320VC5402，否则可能损坏TMS320VC5402。第3章 FFT原理及其实现3.1 FFT原理快速傅里叶变换（FFT）是一种高效实现离散傅里叶变换的算法，在数字信号处理系统中，FFT作为一个非常重要的工具经常被使用，甚至成为DSP运算能力的一个考核因素。离散傅里叶变换的目的是把信号由时域变换到频域，从而可以在频域分析处理信息，得到的结果再由傅里叶逆变换到时域。快速傅里叶变换（FFT）是计算N点离散傅里叶变换（DFT）的高效算法，而DFT是数字信号处理中常用的一种算法，用来对信号频谱进行分析。通常输入的序列为复数，利用对称性组合可以对实数实现更高效的DFT变换。所谓的组合算法就是把2N点的实信号组合成N点的复数序列，然后进行N点的复数FFT变换，最后把N点的结果分解成2N点的实数。这样，利用组合和分解技术就可以实现实数FFT变换，比普通的FFT变换快2倍左右。3.1.1 DFT原理DFT是连续傅里叶变换的离散形式，模拟信号x(t)的连续时间傅里叶变换表示为： （）= （3-1-1）x(t)经抽样后变为x(nT)，T为抽样周期。离散信号的傅里叶变换表示为： =，=0,1,2， （3-1-2）其中=，称为蝶形因子，式（3-1-2）就是N点DFT，运算量为N次乘法和N次加法。 具有对称性=-和周期性=-，如图3-1所示N=8时的对称性和周期性。 图3-1 N=8时，的对称性和周期性3.1.2 FFT算法的导出FFT算法分为时间抽取FFT（DIT）和频率抽取FFT（DIF），本设计采用了DIT，所以着重讨论DIT的原理。DIT是将N点的输入序列x(n)按照偶数和奇数分解为偶序列和奇序列，因此，x(n)的N点FFT可表示为： =+ （3-1-3）根据 = （3-1-4）得： （3-1-5）用Y(k)和Z(k)分别表示（3-1-5）右边的第一个和第二个和式，则有 （3-1-6）Y(k)和Z(k)的周期为N/2，所以k的范围为0N/2-1。计算k=N/2N-1的X(k)可利用得： (3-1-7)同理，进一步可得N/4点的FFT，重复抽取即可得2点FFT。在基2FFT中，N=2M，共有M级运算，每级有N/2个2点FFT蝶形运算，因此N点FFT共有（N/2）log2N个蝶形运算。基2 DIT FFT蝶形运算如图3-2所示。 图3-2 基2 DIT FFT蝶形运算按照基2DIT计算8点信号的FFT，信号流图如图3-3所示，从图中可以看出输入是顺序的，而输出是按照码位倒置的顺序排列的。图3-3 8点基2 DIT FFT信号流图3.1.3 实数序列的FFT实际应用中，通常输入的序列是实数，计算实数序列的FFT可以采用复数算法，只要将虚部置零即可，考虑到FFT的对称性，可以将实数序列组成复数序列然后进行复数FFT，然后再将计算结果分解成实数。3.2 FFT算法3.2.1 码位倒置FFT的码位倒置实际上是将输入数据进行位倒序，以便在输出时得到正确的序列，以N=8为例说明码位倒置的原理。设输入序列为x(n)，对N=8，其自然序列号是0，1，2，3，4，5，6，7。第一次按奇、偶分开，得到两组N/2点的DFT，x(n)的序列号为 0，2，4，6 1，3，5，7对每一组再按奇、偶分开，这时应将每一组按自然顺序排列，故抽取后得到四组，每组序号为 0，4 2，6 1，5 3，73.2.2 W因子的生成及分布规律在FFT中，乘法主要来自旋转因子，因为=cos（）-jsin（），所以在对相乘时，必须产生相应的正、余弦函数。在编程时，正、余弦函数产生的方法一般有两种：一种是在每一步直接产生，另一种是在程序开始前预先计算出，将=0，1，这个独立的值存于数组中，等效于建立了一个正、余弦函数“表”，在程序执行时可直接查“表”得到。这样可以提高运算速度，但要占用更多的内存。每一级因子分布有如下规律： 级， 级，1 级，1，2，3 : : : : : : 级，1，2，因此，可以得出因子的一般分布规律为 第级，1，2，3.2.3 蝶形运算的基本原理对于任何一个2的整数幂，总可以通过次分解后成为2点的DFT计算。这样的次分解，也就构成了从x(n)到的（即log）级迭代计算，每级由个蝶形运算组成。可以得到计算方程 （3-2-1） （3-2-2）完成点的DFT计算需要log级迭代运算，那么计算256个点的DFT就要8级迭代运算。3.2.4 功率谱的计算用FFT计算x(n)的频谱，即计算 （3-2-3）一般是实部和虚部组成的复数，即 =+j （3-2-4）因此，只需要将FFT变换好的数据按照虚部的平方加上实部的平方，然后再对得到的数据进行开方，就能得到功率谱密度。3.3 FFT在TMS320C54x上的实现FFT的DSP程序主要有：主函数、初始化CPU函数、FFT函数、输入数据、FFT系数函数和内存分配函数组成。3.3.1 FFT实现的程序本设计采用256个数据为例来说明FFT在TMS320C54x上的实现。FFT的基本过程主要由码位倒置、产生三角因子、蝶形运算和计算功率谱等组成，主要部分程序详见附录II。3.3.2 FFT的仿真结