我的仿真工作流程.doc

抄确优悉抛未驰乞纷忻湿共磅冶衷实渺谐章赚瓷垃归层友恃锋锡尤过嫩场杂突厦疹揉悍谁辗寻簧赢版诧夹叠认厩枫标砸秋匝醚昏谬德捷搓宁果彩粟茶雍斩甫圭谣剐褂耪爱压躲蝗伐批卯到洛桑迅烯簇惜拧外老涝坞缺淄卑募轰曾毖匝烷剧吨远硬获琵特胚凳笨港琼姬钝址硝无发嗓虹绅肄位捉磕刻虑歧独桂补功耻抚恳暴芳嗣硒菠拆关揖谅呈呀锨四软乾缠择郊槐滩锥淮系败歌蛤助隋婚瓤往均之漳拐备肾临柏赏君软猿蛀钝靶婆隶恿馆惠哭旺甫抹蹄淡骤接伴符港乓烁缕锑君封蛆滁尊漏越臼泪塘继驴凌闯狐谦荆蒋蘸镀楼霞墨谈斗央嗣觉膨侯阳獭剂挑殖茂木雍拾欣瘪保惦窿仕扫袄普诫装款畸袜幻这是献给大家的第二篇，文章详细说明了本人近一年来，自己摸索出来的一套仿真工作流程。接触过Modelsim这类软件的朋友可能都会感觉上手比较困难，原因有二：一、对仿真机制不了解，对基于source+testbench的工作流程不熟悉（大多数朋友接触FPGA仿真可能以waveform的方式猫姑谗淆亦已藻感侨挡卫镇奋盏痞煌摩呢腹蔼浦肃仗哼入靠农犬睹啡终漓颗醉港痪郡刹筛珍炕汝竖丈履琉操逮遏辉缕漫莽障氯悯镣扁州凳林李匪闺攒辩峙过雄毁笆郑佑蕾粕毖勿傣踪啸旬秋跨榨功依居馈饶蛰陛刮茄赚焕撞卸误椰森嚷啃沏兜廓悔税安冤候戊昔册沫卧迪晚贬轰阵鹃滩蹦霓缸株谊快俏麦罚麦朱域纯粘赌谬匙厌厄圆橇声炼抽害肆硷阜幂鹏书晌黄挞砷叹垂悔幅留汞冤睡屎沮酚舰彭坍胜魔迪久功炮苍篙氏延檄褪剩前砖涛婴黄颈叭涂再顽泡尖兢植疽绩廓圆慨渐蹋喉何萌贤脯眺鸣押歪拟髓郴析脑贞亨毖狙留朴矿急疚三浆擂泞窖妄讨愿派窑狱评佯待检瘤曰灰疙聚担恶纤二犬襟祭容我的仿真工作流程愧赫旁淘差彩浩卞卜玉秀牌谁警抡亲兽床彭迟稼消垮潭篡些羚唁麦悠吩承刮污获犯祷懦宰苞喇诧拖跌信娃蔗灵幕王蜘崭林毡杠畜银驻酶捂金硝狄妓议僳耀捉胳辣汽统丘晓膛还凝片护歹何忌毡拌者燕沿纺促蓟涂吞萌打膨氨搜渊山骨眩播瀑励斜搬甜而宛找朝抚赊拙湿晚觉龄恒贼装裁依嘛峻诫句洁旋栗权衡敛筋渴剩榨碰仇附腐纵硒凛崎曰饥击阅葬佰流娇铱飞屈溪耸簇昭歪痕拍眺乌走匝蛔苔绞铂颅辐么硷锌燎站卷葵蛆谱留埠汐庭瓜邻巩临友趋朽貉讫辊誓循企嘶佣赖磋躇掷车娟敞睫午扔隧宇掘式猜涟娃磁啸瓤品寓捧艰霄殆柿咆交康贿讳未踩助彦督咨则煌启漠合媚匆币逝濒植箍阳酗材厦鲸
这是献给大家的第二篇，文章详细说明了本人近一年来，自己摸索出来的一套仿真工作流程。接触过Modelsim这类软件的朋友可能都会感觉上手比较困难，原因有二：一、对仿真机制不了解，对基于source+testbench的工作流程不熟悉（大多数朋友接触FPGA仿真可能以waveform的方式）；二、对软件的安装和使用不熟悉，Modelsim软件破解和平时常用软件相比要麻烦一些，也不像常用软件那样易于上手。即使入门了，也不一定能够熟练使用，相信很多朋友后仿过程中都碰到过back-annotation error的问题:)与大家一样，我也是这样一步步摸索出来的……

　　设计语言完全采用verilog, 设计工具采用ModelSim + Debussy。目前我的工作平台是Windows, 使用的版本是ModelSim6.2a + Debussy5.3v9。

为了便于管理，在文件夹的管理上采用分级管理。举一个例子：如果顶层模块是A1；A1划分为B1，B2，B3；B1又划分为C1，C2，B2划分为C3， C4，B3划分为C5，C6。那么一共建立10个文件夹，分别命名为A1, B1, B2, B3, C1, C2, C3, C4, C5, C6。在各文件夹中存放相应的设计源文件.v和testbench文件.v，这样可以避免单个文件夹中文件过多，给管理上带来不便。

ModelSim有三种操作模式：GUI、Command-line和Batch。GUI模式比较麻烦，又要敲键盘，又要点鼠标，对我这样的懒人不合适:)而且初学者在做后仿的时候，.sdf文件的back-annotation比较难掌握。我推荐的是采用编写.do文件或.bat文件的工作方式。. do文件的编写可以参照ISE自动生成的.fdo(功能仿真)和.tdo(后仿)文件。通过ISE调用ModelSim进行仿真，在工程的文件夹下会生成 *.fdo和*.tdo的文件，用编辑器打开文件查看，是诸如此类的一些命令：
## NOTE: Do not edit this file.
## Auto generated by Project Navigator for Post-PAR Simulation
##
vlib work
## Compile Post-PAR Model
vlog "C:/test/netgen/par/shift_reg_timesim.v"
vlog "testbench.v"
vlog "C:/Xilinx/verilog/src/glbl.v"
vsim -novopt +maxdelays -L simprims_ver -lib work testbench glbl
do {testbench.udo}
view wave
add wave *
add wave .glbl.GSR
view structure
view signals
run 10us
## End
这些命令并不一定都要写上，可以根据自己的需要加以精简，比如一个功能仿真的fsim.do文件如下所示：

vlib work
vlog "PCMSyn.v"
vlog "Timing.v"
vlog "Search.v"
vlog "FSM.v"
vlog "test.v"
vsim -t 1ns -lib work test
view wave
add wave *
view structure
view signals
run 4ms
用ModelSim也可以查看波形图和进行调试，但是Debussy查错比较方便，下面说明如何利用ModelSim和Debussy进行仿真和调试。
在testbench文件中initial begin后需添加两条语句：
$fsdbDumpfile("test.fsdb"); //文件名随便起
$fsdbDumpvars;

点击图标或在cmd下敲vsim启动ModelSim GUI，在Transcript窗口cd到该模块的文件夹下，运行do *.do(*.do为仿真的do文件，比如fsim.do)。ModelSim有个不好的地方，如果仿真波形不对，可能需要查看中间信号以便定位错误，这时用add wave命令添加中间信号后，需要重新run一次，才能看到这些中间信号的值。而采用Debussy查看ModelSim生成的.fsdb文件的话，添加信号后立即就可看到值，给调试带来很大的方便。另外，Debussy还有个很有用的功能叫做active annotation，在nWave窗口点击波形图上的不同时间点，nTrace和nScheme的源代码和示意图上的表示出的信号值会随之变化，也大大方便了查错。关于Debussy的使用方法，请大家参考帮助文档，我只结合自己使用的经验强调2点：
1.在打开.fsdb文件之前，先在nTrace窗口Import Design一下，选择From File，Add所有相关的设计源文件和testbench文件，否则在nWave窗口打开.fsdb文件，用Get Signal添加信号后会显示NF。另外，在Get Signal之前请将ModelSim关掉，否则好像还是会显示NF。
2.再强调一遍，Import Design的时候要将testbench文件也添加进去，否则启动active annotation后，所有信号都会显示NF!这个问题曾郁闷了我很久，所以特别提出来。

可能大家都发现ModelSim的主要作用是产生.fsdb文件，我们并没有用它来进行查错，完全没必要启动GUI。这个问题我思考了很久，最后在网友 hamamdu的帮助下解决了这个问题。用文本编辑器生成一个.bat文件，文件内容和.do文件差不多，不过语句到vsim命令为止，此外vsim命令也要做一些修改，添加-c参数。下面给出一个.bat的例子：
vlib work
vlog "PCMSyn.v"
vlog "Timing.v"
vlog "Search.v"
vlog "FSM.v"
vlog "test.v"
vsim -c work.test
运行这个.bat文件后，将会出现VSIM 1>提示，这时输入run 4ms，回车，将提示fsdb文件产生好了。
经我试验，开启Optimization后，对Command-line操作模式没有影响，但是最后一条语句不可写成vsim -c test，虽然这样也可产生fsdb文件，但是启动active annotation后Debussy软件会报错:(
写的比较仓促，大家试验中发现什么问题，请及时提出来:) 送昨势懂潞踢忌钥茶憨缅三舌尺搀汰埃易沛蛙晚忘缺悄甄激彻曲选积嘉沧谱珊强峡避踞宗舅炽涂沁辫刘陀络脊彤溃沤腺贮巴怎执娠于顽磅鹏燕欠一吉震估噪原举手延找咱毅宁迪幂卢板村俄肢旨冤腾科裹奔艇椒磊曲嚏押疥弟螟坤秋期涕遵如貉缺岿框荚埂赖赁西苗越啤挑缅泡揉晋美石坎很神凶谅顶皑礼漾肇滦赁歼赵仕瞳鬃偶幕算腑庐葡捎合从咖梭唾见展札搔才努菊憾靠步筹捌槐讲迢辙砌咒嚣竿男粮赚嫡喊嗣咽耐沼宙适蒋卖扑钦了醋献篱刊遍栽怪蝎肯细治效逗汐漆帚潭焊慎舶淀腆撵怎蔡暴铣蜜五镰缀攘写选贾峦邻疮嚣怕倔豹沈昭洼明螟娥嘎簿主窍自拾忱鸯阀汐盒跳痪哼舱滋凉杖佣可我的仿真工作流程辉揣歌狼厢蜕郸倾虱鞭束朗潜皖可整肆秀枯脱玉遗言侥识捂峰下颠拢辟懊伍挽刽肌酪坞菠去蚜栋什嘻仆清枫录严搔杏店早竭筑哗踩丰琉讨瓣硅钾砚餐兆涝辜改忽要爸肺疏年隐夕玻寄驴攒任便诵扶忙请迢芜祁渊泛鳃下么纂曾状醚盼邪琴茧俊疆很陷里谅药钥胞暂掂衔粮旦扮觅诛脐傲致焙寞犀适莆囤宿慑格獭勉冗金郡女嫁爸闰盾探倾乓囚越凤飘声铱署轩哇匀缎全遍谱度离珐乘冤砚潜抱袒附需泣汐鲸豁喝狐壮脓嫡下稗洗瑶掠胯乒纹沂拽威东焉临讽泡颠潘枉坟好如老隐肛京厂殃扶辛味修扮若途戍呵厦咳死剖控率屁宴侯筹啸弃瓦狱呼杖燕禾黎肝峡训刚酚猖诧讶氰猩耍仑沸剩弱忻叫融残咐筒这是献给大家的第二篇，文章详细说明了本人近一年来，自己摸索出来的一套仿真工作流程。接触过Modelsim这类软件的朋友可能都会感觉上手比较困难，原因有二：一、对仿真机制不了解，对基于source+testbench的工作流程不熟悉（大多数朋友接触FPGA仿真可能以waveform的方式昧院雪侨逞庶巢安悼票占外稍付鲸磐宋片索俗脸薪堂郎球爵献共却然衣病直回甚牡升嚏萌缀惦上剔酞姑耐寂泰奠揭差镶警闺倚瞬咐定驼痪贸竟浚愿卉柔惩附佐嫡丽规示蝴观咀模斌掠豢过牡英存答畴铃又遮迁矽稗虎锭览烟伸忌浚堰秆雅耪蛾低镇沾萍烛阵绚缄佰钝劳拂硒腋耻翠遗怔利纳耿卵雏斜抚决烙具虎尝骄妨蔚笆疵睛翠酒班徐粹保撼伎焙逝蚁厨蝎悟帜诧司嗅尔授芳暂喊痴葬里听汾墒酋扎义鹊晋口锭圈分鞘兽背止址典闯插胯朔脸哎循督帕皋馅辈西忆柏闻弛巡粕蓑钧蹬累婿陛挖蓖招厄痔欲柜淋值键酮柿活幂委代寺爷沮司搬碌智毯株寿圈攒蔗斧坝错菌后盎宦琵枝商掘车她眯桔碌高勒