中规模组合逻辑集成电路及应用.pptx

（3-1）5.1 5.1 编码器编码器编码对于我们并不陌生，像电话号码、邮政编码编码对于我们并不陌生，像电话号码、邮政编码等，但这些都是用十进制数表示的编码。在数字电路等，但这些都是用十进制数表示的编码。在数字电路中，用二进制实现编码要比用十进制实现容易得多，中，用二进制实现编码要比用十进制实现容易得多，所以在数字电路中，一般用的是所以在数字电路中，一般用的是二进制编码。二进制编码。编码器编码器-具有编码功能的逻辑电路（有若干个输具有编码功能的逻辑电路（有若干个输入，在某时刻只有一个输入信号被转换为二进制码）入，在某时刻只有一个输入信号被转换为二进制码）编码器编码器译码器译码器某种信号某种信号二进制代码二进制代码 译码译码编码编码（编码和译码是（编码和译码是互为可逆的相反过程）互为可逆的相反过程）（3-2）1)编码器编码器(Encoder)的概念与分类的概念与分类编码：赋予二进制代码特定含义的过程称为编码编码：赋予二进制代码特定含义的过程称为编码如：如：8421BCD码中，用码中，用1000表示数字表示数字8如：如：ASCII码中，用码中，用1000001表示字母表示字母A等等编码器：具有编码功能的逻辑电路。编码器：具有编码功能的逻辑电路。（3-3）能将能将每一个每一个需要编码的输入需要编码的输入信号信号变换为不同的变换为不同的二进制代码二进制代码输出输出 如如8线线-3线编码器：将线编码器：将8个输入的信号分别编成个输入的信号分别编成 8个个3位二进制数码位二进制数码输出。输出。如如BCD编码器：将编码器：将10个编码输入信号分别编成个编码输入信号分别编成 10个个4位二进制码位二进制码 输出。输出。编码器的逻辑功能编码器的逻辑功能：1)编码器编码器(Encoder)的概念与分类的概念与分类（3-4）编码器的分类：编码器的分类：普通编码器普通编码器和和优先编码器优先编码器。普通编码器：任何时候只允许输入一个有效编码信号，普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同优先编码器：允许同时输入两个以上的有效编码信号。当同 时输入几个有效编码信号时，优先编码器能按时输入几个有效编码信号时，优先编码器能按 预先设定的优先级别，只对其中优先权最高的预先设定的优先级别，只对其中优先权最高的 一个进行编码。一个进行编码。1)编码器编码器(Encoder)的概念与分类的概念与分类（3-5）编码器示意图为：编码器示意图为：(称为称为N/n线编码器线编码器)I0I1IN-1Y0Y1Y-1N N为输入信号个数，为输入信号个数，n n为输出编码位数，为输出编码位数，则必有如下关系成立则必有如下关系成立:2n N (取其最小整数）取其最小整数）（3-6）例例：设计一个：设计一个4/2线编码器，其功能表如下线编码器，其功能表如下：输入输入 输出输出 I0 I1 I2 I3 Y1 Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1 编码器为高电平输入有效编码器为高电平输入有效其逻辑表达式如下所示其逻辑表达式如下所示 信号信号 编码编码 I0 00 I1 01 I2 10 I3 11（3-7）（3-8）也可用如下逻辑图表示：也可用如下逻辑图表示：I I3 3I I2 2I I1 1I I0 0Y1Y01&11I I0 0I I1 1 1&11I I2 2I I3 3（3-9）当所有的输入都为当所有的输入都为1或或0时，时，Y1Y0=？Y1Y0=00无法输出有效编码。无法输出有效编码。结论：普通编码器不能同时输入两个以上的有效编码信号结论：普通编码器不能同时输入两个以上的有效编码信号I2=I3=1 ,I1=I0=0时，时，Y1Y0=？Y1Y0=00（3-10）优先编码器优先编码器 优先编码器的提出：优先编码器的提出：实际应用中，经常有实际应用中，经常有两个或更多输入信号同两个或更多输入信号同时有效。时有效。必须根据轻重缓急，规定好这些外设允许操作的先后次必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。序，即优先级别。识别多个编码请求信号的优先级别，再进行相应编码的识别多个编码请求信号的优先级别，再进行相应编码的逻辑部件称为优先编码器。逻辑部件称为优先编码器。（3-11）优先编码器线优先编码器线(42 线优先编码器线优先编码器)（设计）（设计）（1）列出功能表）列出功能表输入输出I0I1I2I3Y1Y0100000100011010111高高低低（2）写出逻辑表达式）写出逻辑表达式（3）画出逻辑电路（略）画出逻辑电路（略）输入编码信号高电平有效，输出为二进制代码输入编码信号高电平有效，输出为二进制代码输入编码信号优先级从高到低为输入编码信号优先级从高到低为I0I3输入编码信号为输入编码信号为I3 I0 输出为输出为Y1 Y03321IIIY+=33210IIIIY+=（3-12）键盘输入键盘输入8421BCD码编码器（分析）码编码器（分析）代码输出代码输出使能标志使能标志 编码输入编码输入（3-13）输 入输 出S0S1S2S3S4S5S6S7S8S9ABCDGS111111111100000111111111010011111111110110001111111101101111111111011101101111110111101011111101111101001111011111100111110111111100101101111111100011011111111100001该编码器为输入低电平有效该编码器为输入低电平有效键盘输入键盘输入8421BCD码编码器码编码器功能表功能表 （3-14）4000系列系列CMOS集成电路优先编码器集成电路优先编码器 CD4532的示意框图、引脚图的示意框图、引脚图 集成电路编码器集成电路编码器（3-15）CD4532电路图电路图（3-16）优先编码器优先编码器CD4532功能表功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL为什么要设计为什么要设计 EI、GS、EO 端？端？（3-17）用二片用二片CD4532构成构成1616线线-4-4线优先编码器线优先编码器,其逻辑图如下图所示，试分析其工作原理。其逻辑图如下图所示，试分析其工作原理。00 0 0 0 0 0无编码输出无编码输出0（3-18）。11 0 0 0 00若无有效电平输入若无有效电平输入 0 1 1 1哪块芯片的优先级高？哪块芯片的优先级高？1若有有效电平输入若有有效电平输入（3-19）。10 1 0 0 00若有效电平输入若有效电平输入 1 1 1 1（3-20）译码器的分类：译码器的分类：译码译码：译码是编码的逆过程，它能将二进制码翻译成代表某译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号一特定含义的信号.(.(即电路的某种状态即电路的某种状态)译码器的概念与分类译码器的概念与分类译码器译码器：具有译码功能的逻辑电路称为译码器具有译码功能的逻辑电路称为译码器。唯一地址译码器唯一地址译码器代码变换器代码变换器将一系列代码转换成与之一一对应的有效将一系列代码转换成与之一一对应的有效信号。信号。将一种代码转换成另一种代码。将一种代码转换成另一种代码。二进制译码器二进制译码器 二二十进制译码器十进制译码器显示译码器显示译码器常见的唯一地址译码器：常见的唯一地址译码器：4.4.2 译码器译码器/数据分配器数据分配器（3-21）&A1A02-4线译码器线译码器74LS139的内部线路的内部线路输入输入控制端控制端输出输出11111（3-22）74LS139的功能表的功能表“”表示低电平有效（表示低电平有效（见见P121）输入输入 输出输出（3-23）74LS139管脚图管脚图一片一片139内包含两个内包含两个2-4译码器译码器（3-24）例：利用译码器将采样数据分时送入计算机。例：利用译码器将采样数据分时送入计算机。2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线（3-25）000工作原理工作原理：（以：（以A0A1=00为例）为例）数数据据脱离总线脱离总线2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线全为全为1（3-26）74HC138(74LS138)集成译码器集成译码器 引脚图引脚图逻辑图逻辑图（3-27）74HC138集成译码器集成译码器逻辑图逻辑图（3-28）74HC138集成译码器功能表集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输输 出出输输 入入A1A0（3-29）LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输输 出出输输 入入A1A0（3-30）1 1、已知下图所示电路的、已知下图所示电路的输入信号的波形试画出译码器输出的波形。输入信号的波形试画出译码器输出的波形。译码器的应用译码器的应用（3-31）2、译码器的扩展译码器的扩展用用74X139和和74X138构成构成5线线-32线译码器线译码器（3-32）3 3线线8 8线译码器的线译码器的 含三变量函数的全部最小项。含三变量函数的全部最小项。Y Y0 0Y Y7 7基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。3、用译码器实现逻辑函数。、用译码器实现逻辑函数。.当当E3=1，E2=E1=0时时（3-33）用一片用一片74HC138实现函数实现函数首先将函数式变换为最小项之和的形式首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数逻辑函数.（3-34）4.4.用译码器实现数据分配器用译码器实现数据分配器 010当当ABC=010 时，时，Y2=DCBA（3-35）集成二十进制译码器7442功能：将功能：将8421BCD码译成为码译成为10个状态输出。个状态输出。（3-36）功能表十进制数BCD输入输出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL对于对于BCD代码以外的伪码（代码以外的伪码（10101111这这6个代码）个代码）Y0 Y9 均均为高电平。为高电平。集成二集成二十进制译码器十进制译码器7442（3-37）显示译码器显示译码器二二-十进十进制编码制编码显示译显示译码器码器显示显示器件器件在数字系统中，常常需要将运算结果用在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到人们习惯的十进制显示出来，这就要用到显示译码器显示译码器。（3-38）显示器件显示器件：常用的常用的七段显示器件七段显示器件abcdefg（3-39）七段显示译码器七段显示译码器（1 1）最常用的显示器有：半导体发光二极管和液晶显示器。）最常用的显示器有：半导体发光二极管和液晶显示器。共阳极显示器共阳极显示器共阴极显示器共阴极显示器abcdfge显示器分段布局图显示器分段布局图（3-40）显示器件显示器件：常用的常用的七段显示器件七段显示器件 （共阴接法）（共阴接法）abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e（3-41）显示译码器显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图（的管脚图（14脚）脚）消隐控制端消隐控制端（3-42）功能表（简表）功能表（简表）输输 入入输输 出出显显 示示D ABIa g10XXXX0000000消隐消隐8421码码译码译码显示字型显示字型完整的功能表可参考相应的参考书。完整的功能表可参考相应的参考书。（3-43）74LS49与七段显与七段显示器件的连接示器件的连接：bfac d egbfac d egBID C B A+5V+5V74LS49是集电是集电极开路，必须极开路，必须接上拉电阻接上拉电阻74LS49（3-44）常用的集成七段显示译码器常用的集成七段显示译码器 -CMOS七段显示译码器七段显示译码器74HC4511 （3-45）LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形字形输输 出出输输 入入十进十进制或功制或功能能D3D2D1D0BLLECMOS七段显示译码器七段显示译码器74HC4511功能表功能表（3-46）*HHH锁锁 存存熄灭熄灭LLLLLLLHL灭灭 灯灯HHHHHHHL灯灯 测测 试试熄灭熄灭LLLLLLLHHHHHHL15熄灭熄灭LLLLLLLLHHHHHL14熄灭熄灭LLLLLLLHLHHHHL13熄灭熄灭LLLLLLLLLHHHHL12熄灭熄灭LLLLLLLHHLHHHL11熄灭熄灭 LLLLLLLLHLHHHL10LTgfedcba字形字形输输 出出输输 入入十进制十进制或功能或功能BLLED3D2D1D0CMOS七段显示译码器七段显示译码器74HC4511功能表功能表(续续)（3-47）例例 由由74HC4511构成构成24小时及分钟的译码电路如图所示，小时及分钟的译码电路如图所示，试分析小时高位是否具有零熄灭功能。试分析小时高位是否具有零熄灭功能。（3-48）5.3 数据选择器数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称为数据选择器数据选择器。A0A1D3D2D1D0W控制信号控制信号输输入入信信号号输输出出信信号号数据选择数据选择器类似一器类似一个单刀多个单刀多投开关。投开关。究竟选择究竟选择哪一路信哪一路信号，则由号，则由相应的控相应的控制信号决制信号决定。定。（3-49）从从n个数据中选择一路传输，称为个数据中选择一路传输，称为一位一位数据选择器数据选择器。从。从m组数据中各选择一路传输，组数据中各选择一路传输，称为称为m位数据选择器。位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号控制信号四四位位二二选选一一选选择择器器（3-50）4 4选选1 1数据选择器数据选择器2 2 位地址位地址码输入端码输入端使能信号输使能信号输入端，低电入端，低电平有效平有效1 1路数据输路数据输出端出端（1 1）逻辑电路）逻辑电路数数据据输输入入端端（3-51）（2 2）工作原理及逻辑功能）工作原理及逻辑功能0 0I I3 30 11 01 1=1=1=0=001YS0S1E地址使能输出输 入功能表功能表000I0001I1010I2011I3（3-52）四选一集成数据选择器四选一集成数据选择器74LS153功能表功能表控制端控制端（3-53）74LS151功能框功能框图图D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S02、集成电路数据选择器、集成电路数据选择器8选选1数据选择器数据选择器74HC151（3-54）2 2、集成电路数据选择器、集成电路数据选择器2 2个互补个互补输出端输出端8 8 路数据路数据输入端输入端1 1个使能个使能输入端输入端3 3 个地址个地址输入端输入端74LS151的逻辑图的逻辑图（3-55）输 入输 出使 能选 择YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74LS151的功能表的功能表当当E=1时，时，Y=0。当当E=0时时（3-56）八选一集成数据选择器八选一集成数据选择器74LS151功能表功能表（3-57）用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7A0A1A2D0D7A0A1A2&A0A1A2A3D8D15 D0D7=0D0 D7=1D0 D7（3-58）用两片用两片74LS151构成十六选一数据选择器构成十六选一数据选择器D0D7A0A1A2D0D7A0A1A2&A0A1A2A3D8D15 D0D7=1D8 D15=1D8 D15（3-59）数据选择器组成逻辑函数产生器数据选择器组成逻辑函数产生器控制控制Di，就可得到不同的逻辑函数。就可得到不同的逻辑函数。当当D0=D3=D5=D7=0D1=D2=D4=D6=1 时：时：当当D0=D3=D5=D7=1D1=D2=D4=D6=0 时：时：D7YYE74LS15174LS151D6D5D4D3D2D1D0S2S1S0当当E=0时时：（3-60）比较比较Y与与L，当，当 D3=D5=D6=D7=1 D0=D1=D2=D4=0时时，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L例例 试用试用8选选1数据选择器数据选择器74LS151产生逻辑函数产生逻辑函数 解解:（3-61）利用利用8 8选选1 1数据选择器组成函数产生器的一般步骤数据选择器组成函数产生器的一般步骤a a、将函数变换成最小项表达式、将函数变换成最小项表达式b b、将使器件处于使能状态、将使器件处于使能状态c c、地址、地址信号信号S2、S1、S0 作为函数的输入变量作为函数的输入变量d d、处理数据输入、处理数据输入D0D7信号电平。逻辑表达式中有信号电平。逻辑表达式中有mi,则相应则相应Di=1，其他的数据输入端均为，其他的数据输入端均为0。总结总结:（3-62）用两片用两片74151组成二位八选一的数据选择器组成二位八选一的数据选择器 数据选择器的扩展数据选择器的扩展位的扩展位的扩展（3-63）字的扩展字的扩展 将将两片两片74LS151连接成一个连接成一个16选选1的数据选择器，的数据选择器，（3-64）实现并行数据到串行数据的转换实现并行数据到串行数据的转换（3-65）数据分配器：相当于多输出的单刀多掷开关，是一种能将数据分配器：相当于多输出的单刀多掷开关，是一种能将数据分时送到多个不同的通道上去的逻辑电路。数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图数据分配器示意图5.4 数据分配器数据分配器（3-66）74HC138集成译码器功能表集成译码器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E3输输 出出输输 入入A1A0（3-67）输输 入入输输 出出E3E E2 2E E1 1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD用用74HC138译码器作为数据分配器时的功能表译码器作为数据分配器时的功能表（3-68）用译码器实现数据分配器用译码器实现数据分配器 010当当ABC=010 时，时，Y2=DCBA（3-69）5.5 数字比较器数字比较器比较器的分类：比较器的分类：（1）仅比较两个数是否相等。）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比）除比较两个数是否相等外，还要比较两个数的大小。较两个数的大小。第一类的逻辑功能较简单，下面重第一类的逻辑功能较简单，下面重点介绍点介绍第二类第二类比较器。比较器。（3-70）（1）一位数值比较器）一位数值比较器功能表功能表（3-71）（3-72）逻逻辑辑表表达达式式逻逻辑辑图图（3-73）ABABABA=B逻辑图逻辑图逻辑符号逻辑符号A=B&1ABAB 11（3-74）（2）多位数值比较器）多位数值比较器比较原则：比较原则：A.先从高位比起先从高位比起,高位大的数值一定大。高位大的数值一定大。B.若高位相等若高位相等,则再比较低位数则再比较低位数,最终结最终结果由低位的比较结果决定。果由低位的比较结果决定。请根据这个原则设计一个请根据这个原则设计一个两位数的两位数的比较器比较器（3-75）A、B两个多位数的比较两个多位数的比较：AiBi两个本位数两个本位数（AB）i-1（A=B）i-1（AB）i（A=B）i（AB）i比较结果向比较结果向高位输出高位输出（3-76）每个比较环节的功能表每个比较环节的功能表（3-77）4位数值比较器真值表位数值比较器真值表（3-78）四位集成电路比较器四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B2A3UCC低位比较结果低位比较结果向高位输出向高位输出(AB)LAB A=B AB）L（ABA=BAB）L（ABA=BABA1B1A0B0A3B3A2B2（A=B）L?010?74LS85 74LS85（3-80）5.6 加法器加法器1 1 0 11 0 0 1+举例：举例：A=1101,B=1001,计算计算A+B011010011（3-81）加法运算的基本规则加法运算的基本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的相加，不需）最低位是两个数最低位的相加，不需考虑进位。考虑进位。（3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、被加数和低位来的进位。被加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。（3-82）（1）半加器：半加器：半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位A-加数；加数；B-被加数；被加数；S-本位和；本位和；C-（向高位的）（向高位的）进位。进位。真值表真值表（3-83）真值表真值表（3-84）逻辑图逻辑图半半加加器器ABCS逻辑符号逻辑符号=1&ABSC （3-85）（2）全加器：）全加器：an-加数；加数；bn-被加数；被加数；cn-1-低位的进低位的进位；位；sn-本位和；本位和；cn-向高位的进位。向高位的进位。逻辑状态表见下页逻辑状态表见下页 相加过程中，既考虑加数、被加数又考相加过程中，既考虑加数、被加数又考虑低位的进位位。虑低位的进位位。（3-86）（3-87）半加和：半加和：所以：所以：（3-88）anbncn-1sncn全全加加器器逻辑图逻辑图逻辑符号逻辑符号半半加加器器半半加加器器 1anbnsncnScn-1SanbnCn-1（3-89）全加器的应用全加器的应用1110100110010100全加器真值表全加器真值表 111011101001110010100000CSCBAABC有奇数个有奇数个1时时S为为1；ABC有偶数个有偶数个1和全为和全为0时时S为为0。-用全加器组成三位二进制代码用全加器组成三位二进制代码奇偶校验器奇偶校验器用全加器组成八位二进制代码用全加器组成八位二进制代码奇偶校验器，电路应如何连接？奇偶校验器，电路应如何连接？（3-90）全加器全加器SN74LS183的管脚图的管脚图114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND（3-91）应用举例：用一片应用举例：用一片SN74LS183构成两位串行构成两位串行进位全加器。进位全加器。bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2B1D2D1C串行进位串行进位（3-92）（1 1）串行进位加法器）串行进位加法器如何用如何用1 1位全加器实现两个四位二进制数相加？位全加器实现两个四位二进制数相加？A3 A2 A1 A0+B3 B2 B1 B0=?低位的进位信号送给邻近高位作为输入信号，采用串行进位低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。加法器运算速度不高。多位数加法器多位数加法器0 0（3-93）（2 2）超前进位加法器）超前进位加法器 提高运算速度的基本思想：设计进位信号产生提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。位全加的进位信号，而无需等待最低位的进位信号。（3-94）中规模组件都是为了实现专门的逻中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减用中规模组件设计逻辑电路，可以减少连线、提高可靠性。少连线、提高可靠性。下面介绍用选择器和译码器设计组合下面介绍用选择器和译码器设计组合逻辑电路的方法。逻辑电路的方法。5.7 利用中规模组件设计组合电路利用中规模组件设计组合电路（3-95）（1）用数据选择器设计逻辑电路）用数据选择器设计逻辑电路四选一选择器功能表四选一选择器功能表类似三变量函数的表达式！类似三变量函数的表达式！（3-96）例：例：利用四选一选择器实现如下逻利用四选一选择器实现如下逻辑函数。辑函数。与四选一选择器输出的逻辑式比较与四选一选择器输出的逻辑式比较可以令：可以令：变换变换（3-97）D0D1D2D3A0A1WAGRY“1”接线图接线图74LS153（3-98）（2）用译码器设计多输出逻辑电路）用译码器设计多输出逻辑电路从功能表可知：从功能表可知：2-4线译码器功能表线译码器功能表（3-99）例：例：用用2-4线译码器产生一组多输出函数。线译码器产生一组多输出函数。参考上页的逻辑式参考上页的逻辑式可知可知（3-100）接线图接线图Z2Z111（3-101）n-2n 线译码器，包含了线译码器，包含了n变量所有的变量所有的最小项。加上或门或与非门，可以最小项。加上或门或与非门，可以组成任何形式的输入变量等于组成任何形式的输入变量等于n的组的组合逻辑函数。合逻辑函数。