基准数字时钟电路设计.docx

湖南文理学院课程设计报告 评阅意见： 评阅教师 日期 基准数字时钟电路设计1.设计任务和基本要求 1.1设计任务 用中小规模集成电路设计一台能显示时、分、秒的数字时钟。 1.2基本要求 时钟功能：6位数字（时、分、秒）显示。 校时功能：能快速校准“时” 、“分” 、“秒”的功能。可以分别对时及分进行单独校时，使其校正到标准时间。 整时报时功能：设计要求具有整时报时功能，当时间到达整点前10秒进行蜂鸣报时，要求报时声为4底1高。 画出电路原理图。 进行电路的仿真与调试。2.工作原理 2.1设计要点 设计一个精确的秒脉冲信号产生电路。 设计60进制、24进制的计数器。 设计操作方便的校时电路。 设计整点报时电路。 2.2工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下：图1 数字电子钟系统框图2.2.1振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。2.2.2分频器由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。一是产生标准秒脉冲信号，一是提供功能扩电路所需要的信号。2.2.3计数器 根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器，把它们适当连接旧可以构成秒、分、时的计数，实现计时功能。2.2.4译码和数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。可被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下，显示出清晰直观的数字符号。2.2.5校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。2.2.6报时电路当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到59分50秒时，驱动音响电路，要求每隔一秒音响电路鸣叫一次，每次叫声的时间持续1秒，10秒中内自动发出5声鸣叫，并且前4声低，最后一声高，正好报整点。3.电路设计 3.1秒、分、时计数器电路设计 3.3.1秒计数器的设计及安装秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了时信号发生器和分信号发生器的精度。通常用晶体振荡器产生的脉冲，经过整行、分频获得1Hz的秒脉冲。常用的典型电路入图所示：常用的典型电路入图所示： 图2 秒信号发生电路图 秒计数器为60进制计数器，实现此模数的计数器是由两片中规模集成计数器74LS90构成。首先将两片74LS90设置成10进制加法计数器。将两片的74LS90的置数端s1和s0都接地，将“CP1” 接到Q0端，以Q3为位进位端，则构成了10进制加法计数器。再将其中一片（以下都称片1）74LS90计数器的进位输出端Q3接到另一片（以下都称片2）74LS90的进位输入端CP0，如此，两片计数器最大的即可实现100进制的计数器。接下来，利用74LS90的“反馈置零”的方法实现60进制。74LS90属于一步置数，所以计数器输出“2Q32Q22Q12Q0、1Q31Q21Q11Q0=0110、0000时,通过置数脉冲使计数器清零,也就是此时Q2,Q1发出置数脉冲松脂清零端R1,R0使计数器清零。 3.1.2分计数器的设计及安装分计数器也是60进制计数器。同秒计数器一样是由两片中规模集成计数器74LS90构成。将两片74LS90按同秒计数器的方法接成10进制加法计数器，再按同秒计数器的方法接成可实现100进制的计数器。再用同秒计数器的方法实现60进制。 图3 分信号发生电路图3.1.3时计数器的设计及安装时计数器是24进制计数器。实现此模数的计数器是由两片中规模集成计数器74LS90构成。同分、秒计数器一样,先将两片计数器74LS90连接成10进制的加法计数器,再把两片计数器74LS90用秒计数器的方法接成可实现100进制的计数器.当计数器状态为2Q32Q22Q12Q0、1Q31Q21Q11Q0=0010、0100时,要求计数器归零.通过2Q1、1Q2送出的指数脉冲使两片计数器74LS90同时归零,这样就构成了24进制计数器。图4 时信号发生电路图3.2实现进位 将秒计数器的第14个管脚与分显示器个位上的C相连接,将分计数器的第14个管脚与时显示器个位上的C相连接,即可实现秒计数器的脉冲打入分显示器,分计数器的脉冲打入时显示器.可达到进位的目的。3.3译码显示电路图5译码电路的功能是将“秒”“分”“时”计数器的输出代码进行编译，变成相应的数字。用于驱动LED七段译码器常用的有74LS47.74LS47是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。由74LS47和LED七段共阳数码管组成的一位数码显示电路。若将“秒”“分”“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。在译码器输出与数码管之间串联的R为限流电阻。当数字钟的计数器在CP脉冲的作用下，按60秒为一分，60分为一小时，24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号，需要将计数器的状态进行译码并将其显示出来。 我们选用的计数器全部是二十进制集成片，“秒”，“分”，“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态反映的。每组输出的计数状态都按BCD代码以高低电平来表现。因此，需要经过译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。将计数器和译码显示器连在一起。其电路图5所示图5 译码显示电路3.4分频电路 3.4.1振荡电路振荡器是数字钟的心脏，它是产生时间标准秒信号的电路。为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用了555定时器构成的多谐振荡器，如下图： 图6 振荡器电路多谐振荡器的振荡频率可由以下公式估计f=1/T1/0.69（R1+2R2）C由于实验需要，设f=1KHZ，由上面的公式推算出：R1=4.7K，R2=5.1K，C=0.1F3.4.2分频器电路由上面555定时器构成的多谐振荡器发出的信号经过分频器电路得到时间标准信号，选用三片74LS90进行级联，因为每片为1/10分频器，三片级联好获得1Hz标准秒脉冲。电路图如下所示： 图7 分频器电路3.5校时电路校时电路是数字钟不可缺少的部分，每当叔祖钟显示与实际时间不符时，需要根据标准时间进行校时。简单有效的校时电路如图所示。该电路针对秒计时脉冲、分计时脉冲进行控制。达到校时的目的。控制后对应秒计时脉冲为CP，分计时脉冲为CP1，时计时脉冲为CP2。其具体原理图如下： 图8 校时电路校“秒”时，将开关S3按下，此时门电路G7被封锁，1Hz的秒信号进入不到“秒计数器”中，此时暂停秒计时。当数字钟秒显示值与标准时间秒数值相同时，立即松开S3，数字钟秒显示与标准时间秒计时同步运行，完成秒校时。校“分”、“时”的原理比较简单。例如“分校时”G4、G5、G6、G8组合门电路来完成。当进行分校时时，按下开关S2，由于门G6、G8输出高电平，封锁秒十进制位脉冲，同时1Hz脉冲信号直接通过G5、G4门电路被送到分计时的个位计数器中，使分计数器一秒的节奏快速计数。当分计数器的显示与标准时间数值相符时，松开S即可。当松开S时，门电G5路封锁1Hz秒脉冲，输出高电平，门电路G6接受来自秒计数器的输出进位信号，分计数器正常。通理，“时”校时电流与“分”校时电路工作原理完全相同。当然，校时方法很多，亦可以用手动单次脉冲实现。3.6报时电路图9 报时电路 数字钟整点报时是最基本的功能之一。实验要求的是在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响5次，前4次为低音500Hz，最后一声为高音1000Hz。整点报时电路如图9所示。整点报时电路主要由控制门电路和音响电路两部分组成。3.6.1控制门电路部分： 由11个与非门组成。图中与非门的输入信号Q4、Q3、Q2、Q1、分别表示“分十位”、“分个位”、“秒十位”、“秒个位”的状态，下标中的D、C、B、A分别表示组成计数器的四个触发器的状态。由上图可以看出：Y1=QC4*QA4*QD3*QA3Y2=Y1*QC2*QA 2 以上二式表示当分十位为5（即QC4QA4=101）、分个位为9（即QD3QA3=1001）、秒十位为5（即QC2QA2=101）时，即59分50秒时发出控制信号。根据设计要求，数字钟电路要求在59分51秒、53秒、55秒、59秒时各鸣叫一次。当计数器达到59分50秒时，分、秒计数器的状态为：QD4QC4QB4QA4=0101（分十位）QD3QC3QB3QA3=1001（分个位）QD2QC2QB2QA2=0101（秒十位）QD1QC1QB1QA1=0000（秒个位）前四声计数器状态发生在59分51秒至59分58秒之间。因此，只有秒个位的状态发生变化，而其他计数器的状态无需变化，所以可保持不变。此时 QC4=QA4=QD3=QA3=QC2=QA2=1不变，将它们相与即得Y2。而51秒、53秒、55秒、57，59秒时的秒计数器个位状态分别为QD1QC1QB1QA1=0001（51秒）QD1QC1QB1QA1=0011（53秒）QD1QC1QB1QA1=0101（55秒）QD1QC1QB1QA1=0111（57秒）并根据需要，前四声为低，则接如500Hz的脉冲信号。最后一声的各计数器状态分别如下：QD4QC4QB4QA4=0000（分十位）QD3QC3QB3QA3=0000（分个位）QD2QC2QB2QA2=0000（秒十位）QD1QC1QB1QA1=0000（秒个位）即只须将分进位信号和1KHz的脉冲信号接入即可。3.6.2音响电路音响电路采用射极输出器，推动8欧母的喇叭，三极管基极串接1K限流电阻，是为了防止电流过大损坏喇叭。4.电路原理图 （见附图）5.调试方法5.1计数器的安装与调试按图2，图3，图4电路在实验箱上连线。连线顺序为秒计数器，分计数器，时计数器。接好线路后，将秒计数器，分计数器，时计数器连接个位的芯片的第14个管脚分别接上脉冲上检验所接电路是否为正确的。5.2译码显示电路的安装与调试按图5电路在数字电路实验箱上连线。按已接好的脉冲调试，看看所接电路是否正确。5.3振荡器的安装和调试按图6电路在实验箱上连线。接上示波器，观察波形可知道振荡器安装是否正确。5.4校时电路的安装和调试按图7所示的电路图在数字实验箱上连线。将电路输出接二极管。拨动开关。观察在CP作用下，输出端二极管的显示情况。根据开关的不同状态，输出端输出频率之比约为1：60，“开关”即数字实验箱上的逻辑电平开关。5.5整点报时电路的安装和调试按图8在数字实验箱上连线。报时电路发出的声响是59分1秒至59分60秒之间，59分的状态是不变的。测试时，1KHz的CP信号可由实验箱上获得，500Hz的CP信号可将1KHz的信号经K触发器二分频得到。观察计数器CP信号的作用下，喇叭发出声响的情况。6.实验心得经过一个多星期的查阅资料和反复修改设计，终于完成了本次的课程设计。通过此次对数字电子电路时钟的设计，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，加强了我们对数字电子技术的更深一步认识，加强了我们动手、思考和解决问题的能力。在此次的数字钟设计过程中,我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，知道了理论联系实际的重要性。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际运用能力和独立思考的能力。诚然，在此次设计过程中，我也遇到不少困来，而且由于自己水平有限，难免会遇到过各种各样的问题，同时在设计的过程中我也发现了自己的不足之处，比如说对以前所学过的知识理解得不够深刻，掌握得不够牢固。总之，在此次课程设计中，我可谓获益匪浅，巩固和运用了在“模拟电子技术”、“数字电子技术”及“电路分析”等课程中所学的理论知识和实验技能，基本掌握了常用电子电路的一般设计方法，提高了设计能力和实验技能。7.参考资料1 实验电子技术 石油出版社 郭少勇 编2 新编电工使用电路500例 河南科学技术出版社 王兰君 编3 使用电路基础 机械工业出版社 王源 编4 电子线路实战 科学出版社 钟谊 编5 电子设计应用 杂志社6 电子电路图站7 电子之城8 电子爱好者附图：