电力变压器局部放电在线监测设计.docx

毕业设计（论文）题 目：电力变压器局部放电在线监测设计班 级： 姓 名： 指导教师： 摘要作为电网中的重要设备之一，电力变压器的正常工作与否直接影响电网的安全稳定运行。变压器的局部放电信号是判断其工作状态的重要参数。本论文首先阐述了变压器局部放电在线监测研究的目的和意义、国内外研究动态和发展趋势，然后进行了深入地分析，并介绍了一种基于DSP处理器的变压器局部放电在线监测系统，实现对变压器绝缘状态的监测，最后对系统的硬件和软件设计进行了详细的说明。本课题将数字信号处理技术应用于高速数据采集系统，系统采用TI公司的DSP芯片TMS320VC5402作为核心CPU，通过对复杂可编程逻辑芯片EPM7064AETC 的逻辑选择来有效、有序地控制系统各个模块运行的工作状态。系统采用高速A/D转换芯片AD9240进行数据的采集。并将采集到的数据传至串口通信部分。为了适应系统的需要，本系统还外扩了RAM和ROM。 对变压器局部放电信号进行采集、处理和分析，可以判定设备可靠性水平，为电力运行部门掌握电力变压器绝缘状况等运行状态提供有力的依据。因此，实现变压器局部放电的在线监测对提高电力系统的可靠性和经济性具有很大的理论和实用价值。关键词：电力变压器，局部放电，在线监测目录摘要11 引 言11.1 研究的目的和意义11.2 国内外研究动态和趋势21.3 本论文的主要工作32 电磁干扰抑制方法的研究52.1 变压器局部放电电磁干扰分析52.2 抑制电磁干扰的方法52.2.1 利用差动平衡电路抑制电磁干扰63 系统硬件设计103.1 系统硬件总体结构设计103.2 系统硬件的各部分组成及功能103.2.1 数字信号处理技术(DSP)103.2.2 系统核心芯片的选择113.2.3 过零检测电路123.2.4 DSP时钟电路133.2.5 电源电路143.2.6 模数转换电路153.2.7 外部程序存储器电路163.2.8 外部数据存储器电路173.2.9 CPLD逻辑电路193.2.10 电平转换电路213.2.11 串口通信接口电路223.2.12 复位电路设计244 系统软件设计264.1 CPLD模块程序设计274.2 AD转换程序设计284.3 程序存储设计314.4 数据通信设计34结 论37参考文献38致 谢40 1 引 言 1.1 研究的目的和意义通常，人们认为电力变压器在经受短时工频耐压和冲击耐压后，便可保证长期运行。但在实际运行中发现，变压器在没有遭受任何过电压的情况下也会发生绝缘故障。究其原因，是变压器在长期运行过程中其内部绝缘的薄弱部位在高场强作用下发生局部放电，从而导致绝缘性能下降。局部放电的能量很小，所以它的短时存在并不影响到变压器的绝缘强度。但若变压器绝缘在运行电压下不断出现局部放电，这些微弱的放电将产生积累效应，使绝缘的介电性能逐渐劣化并使局部缺陷扩大，最后导致整个绝缘击穿。因此，考核电力变压器的局部放电性能就成为电气设备制造及运行部门的一项重要工作。目前电力企业测试变压器的局部放电性能大多采用定期检查的离线检测方式，既需要对用户进行停电，这不但对社会的正常生产生活产生了影响，同时还增加设备维修费用并加速了设备的磨损。此外，由于预防性试验周期的时间间隔较长，以及试验条件与运行状态相差较大，因此就不易诊断出被测设备在运行情况下的绝缘状况，也难以发现在两次预防性试验时间间隔之间发展的缺陷，容易造成绝缘不良事故。在电力企业大力提倡“状态检修”的今天，越来越希望有一种可以随时提供变压器局部放电水平，以便检修人员决定采取何种处理方法的技术，即局部放电在线监测技术。随着现代科学技术的快速发展，尤其是传感器技术、数字信号处理技术、计算机技术的发展，使得工作人员有可能对电力变压器实施局部放电在线监测。在线监测的主要特征是采用高灵敏度的传感器采集能够反映高压电气设备绝缘在运行中劣化的信息，通过计算机处理信息，进而获得设备的绝缘状况。局部放电在线监测技术具有以下一些优点：能够及时发现变压器的早期缺陷，避免突发性事故的发生；可以减少不必要的停电检修，避免了电力变压器由于频繁检修造成的损耗，并节省了维修费用；由于工作的环境不同，局部放电在线监测提供了离线检测时无法提供的信息，为我们从另一个角度研究电力变压器的运行状况提供了依据。反映电力变压器绝缘状况的参数有局部放电量、介质损耗、泄漏电流、绝缘电阻等。其中局部放电量参数较其它参数相比有更高的灵敏度，反映信息更全面、直接，因此成为变压器在线监测研究的重点。但同时，局部放电在线监测也是电力变压器绝缘在线监测的难点。通常变压器的局部放电信号都非常微弱，而变压器又处于各种电磁干扰比较强烈的场所。因此如何获得正确的局部放电信号就成为整个在线监测系统研究的关键，也是影响在线监测系统灵敏度的关键。1.2 国内外研究动态和趋势电力变压器局部放电在线监测技术在国内以及国外都有不同程度的研究。常见的局部放电在线监测方法主要有：脉冲电流法、DGA法、超声波法、RIV法、光测法以及射频检测法等。目前，国外广泛开展电力变压器局部放电的在线测量，以便及时发现那些发展速度较快及严重危害绝缘的局部放电，以及潜在的绝缘局部缺陷。例如日本、加拿大等国对电气设备局部放电在线监测技术的研究较早，现已研制出在线监测系统并已投入运行。随着电子技术的发展，计算机辅助测试系统在电气设备局部放电中的应用越来越广泛。A. Krivda将计算机辅助测试系统与传统的测试方法相结合，将测得的局放信号经放大、滤波后进行/转换，将模拟量转换成数字量后送入计算机进行数据处理和分析，作出各种谱图和统计量，由此来分析电气设备的局部放电情况。近几年新出现的UHF（超高频检测法）是通过检测电气设备局部放电脉冲放射的高频信号获得脉冲特征量，从而实现局部放电的检测和定位。对于电气设备而言，由于绝缘结构的复杂性，电磁波在其中传播时会出现多次折反射及衰减，同时电气设备箱壁也会对电磁波的传播带来不利影响，这就大大增加了UHF检测的难度。除此之外，N. H. Ahmed等人提出利用带有高频前置放大器的光谱分析仪和高频电流传感器在频率为100kHz200MHz范围内检测电气设备局部放电。它是将高频电流传感器接在套管上，从而进行原、副绕组局部放电的检测，同时还利用DGA技术进行分解气体分析来检测变压器的绝缘。X.Ma提出一种基于计算机的局部放电检测系统。它将传统的局部放电检测电路与宽频带示波器结合起来，并采用小波分析方法来处理局部放电数据。J.H.Sun采用神经网络方法根据变压器油所分解的气体成分来检测变压器局部放电。也有人专门提出利用干扰和局放信号相位分布不同的特点进行干扰处理。这种方法首先记录多个周期的信号，然后对每个周期同相位上的数据进行平均，以此构成模板同原始信号相减,从而消除周期型的干扰信号。此种方法当局放信号较少并且分布特点比较明确的时候去除干扰的效果较好,当局放信号多且强的时候效果不好。另外，V. Nagesh等人借鉴了生物信号处理的一些成果，其基本原理是从局放信号同周期型干扰信号具有不同的形状出发，首先进行数据分段，把脉冲从波形信号中分离出来，形成单个脉冲序列，利用FFT算法在频域对各脉冲进行互相关计算，判断其相似度并按照一定的标准进行分组，根据这些组脉冲求取类信号模板，然后对每一类的信号在时域进行合成。分析发现，局放信号的相位较分散，而干扰的则非常集中。利用这一特点剔除周期型脉冲干扰信号，把剩余的信号重构，可得到去除周期型脉冲干扰后的信号。由于我国此技术发展缓慢变压器状态检修工作长期以来一直执行的是“预防性维修制度”。这种制度在当时及以后的几十年对我国电力设备的维修管理起到了积极作用。但这种预防性试验方法不能监测变压器的实际运行情况，也不可能准确反映变压器的绝缘状况及发展趋势。所以传统的预防性试验已不能满足实际需要，而实时、有效的绝缘在监测技术得到了广泛研究和应用。我国虽然这方面的研究较国外比有些晚，但在国外研究的基础上也有了一定程度的发展。如清华大学研制的JFY-3型变压器局部放电在线监测系统，采用宽带多通道、大容量、高采样率数据采样；运用多种数字信号处理方法抑制干扰；利用套管末屏注入法解决了视在放电量的现场在线标定问题；采取电-声联合监测方式，以实现放电点定位。主控室的上位机与现场的数据采集装置之间的通信由网络传输系统实现，提高了信号传输的速率和可靠性，从而提高了系统的抗干扰能力。西安交通大学研制的数字化局部放电在线监测系统，依据IEC270推荐的脉冲电流测量法，借助特制传感器、高速采集卡、上下位机、分析软件等实现局部放电信号的采集和分析，并通过极性鉴别、相位鉴别、数字滤波等措施较好的抑制了现场干扰，并利用高速采样、虚拟仪器、数据库等数字信号处理方法实施在线监测。在局部放电在线监测中，最关键的工作就是局部放电脉冲波形的正确提取。局部放电脉冲识别率的高低直接关系到变压器在线监测的效果。虽然有关脉冲波形的提取以及各种电磁干扰抑制方面的研究成果已经有很多，但还存在许多不理想之处，如干扰抑制效果不明显或算法繁琐等，需要做进一步的改进。因此本文将电磁干扰的抑制作为研究的重点，采用脉冲电流法设计变压器局部放电在线监测系统，该方法通过检测阻抗、接地线以及绕组中由于局放引起的脉冲电流，获得视在放电量。在系统中采用罗可夫斯基线圈作为传感器来对信号进行采集，利用差动平衡电路及调幅、调相电路来抑制干扰，从而实现对变压器绝缘状态的监测，并能及时反映出变压器的绝缘状态及其发展趋势。本文的研究将为变压器在线监测提供相关的技术依据和理论基础。1.3 本论文的主要工作（1） 在分析电力变压器电磁干扰信号组成的基础上，针对目前抑制电磁干扰的方法，采用差动平衡电路来抑制脉冲型干扰。（2） 局部放电在线监测系统的硬件设计。以TI公司的TMS320VC5402型DSP芯片作为核心控制器，对系统的各个模块进行设计，并对采集到的信号进行处理。（3） 系统的软件设计。对CPLD进行编程，控制系统各个模块运行的工作状态；采用汇编语言对数据采集程序和通信模块进行编程。2 电磁干扰抑制方法的研究2.1 变压器局部放电电磁干扰分析 一般高压设备在发生绝缘故障前，总会表现出一定的局部放电特性，通过对这些局部放电特性进行采样分析，可以有效地了解设备的非正常运行状态。但是，变压器在运行过程中，因现场环境等因素的影响会受到各种干扰，影响局部放电的测量。变压器运行时电磁干扰的主要来源有：（1） 大量的无线电通讯干扰、电力系统载波干扰；（2） 来自输电线或邻近设备的放电干扰，主要是电晕放电的干扰；（3） 电网中的开关、晶闸管整流设备在闭合和开断时产生的脉冲干扰；（4） 仪器的本机噪声和其它的随机性干扰。变压器局部放电电磁干扰可分为多种多样：按频带，它可分为窄带干扰和宽带干扰。按其时域波形特征，它可分为连续的周期型干扰、脉冲型干扰和白噪声。周期性干扰包括系统高次谐波、载波通讯以及无线电通讯干扰等。对于系统高次谐波，载波通讯引起的干扰，其频率主要集中在30500kHz范围内，是一种强大且十分重要的干扰源。对于无线电广播干扰，其频率主要在500kHz以上，干扰频段随地点不同而不同。周期性干扰的波形通常是高频正弦波，有固定的谐振频率和频带宽度。脉冲型干扰分为周期脉冲型干扰和随机脉冲型干扰。周期脉冲型干扰主要由电力电子器件动作产生的高频涌流引起。随机脉冲型干扰包括高压线路上的电晕放电、其他电气设备产生的局部放电、分接开关动作产生的放电、电机工作产生的电弧放电、接触不良产生的悬浮电位放电等。脉冲型干扰在时域上是持续时间很短的脉冲信号，而在频域上是包含多种频率成分的宽带信号，具有与局部放电信号相似的时域和频域特征。白噪声包括线圈热噪声、地网的噪声和动力电源线以及继电保护信号线路中耦合进入的各种噪声等。理论上，白噪干扰的功率频谱为恒定常数，分布在整个频段上。而在实际应用中，若其频谱在较宽频段上为连续平缓的即可认为是白噪声。2.2 抑制电磁干扰的方法目前常用的电磁干扰的方法有小波变换法、差动平衡电路法等，根据不同的干扰采用不同的抑制方法。对于连续的周期性干扰和白噪声，可以通过小波变换法加以抑制，小波分析去噪法的基本思想在于小波变换将大部分有用信号的信息压缩而将噪声的信息分散。小波变换具有良好的时频域特性，采用自相关函数小波变换对局部放电在线监测信号中的周期性干扰和白噪声能得到有效抑制。而小波变换无法区别变压器内部放电与脉冲型干扰，因此对于脉冲型干扰则采用差动平衡法加以抑制。2.2.1 利用差动平衡电路抑制电磁干扰一般来讲，脉冲型干扰信号是一种含有多种频率成分的宽带信号，具有与局部放电信号类似的频谱特性，广泛存在于电力设备中，是干扰的重要来源之一。对于脉冲型干扰，可以通过采用差动平衡电路的方法，根据干扰信号和内部放电信号在电气设备中所经过的路径不同的原理，来提取局部放电脉冲。差动平衡电路原理如图2.1所示。具体是用两个传感器分别从变压器高压套管末端和末屏接地线耦合出放电信号，对这两路进行差动处理，从而起到了抑制共模干扰的效果。图中，为变压器外部线路及设备的等值电容，为变压器绕组对地等值电容，为高压套管的等值电容，T1为高压套管最后一个伞裙到法兰间的传感器，T2为末屏接地线上的传感器。当外部干扰进入变压器高压端时，传感器检测到的电流方向相同，因此两个传感器中所采到的信号方向相同。当变压器内部发生局部放电时，其局部放电信号电流通过传感器的方向相反，采到的信号是反向的。利用这个差异，可将传感器提取的信号处理后进行共模差动。这样使得外部的干扰信号相互削弱，而内部的局部放电信号被加强，由此起到了抑制共模干扰的作用，提高了检测信号的信噪比。a o T111 i1b o T2 a o T1 b o T2 图2.1 差动平衡法原理图差动放大电路如图2.2所示 。 在图2.2的电路中，应满足。此时，输出电压。可以看出，只有当与大小接近时，差动输出才能接近零。图2.2 差动放大电路由于信号到达两个传感器的路径不同，必然导致传感器采集到的信号之间存在差异，因此需要采用调相及调幅电路加以处理，以使差动放大的效果达到最佳。调相电路如图2.3、图2.4所示：图2.3 0-180调相电路图2.4 0180调相电路图中，应满足。经过调相范围为0180及0-180的调相电路，可以有效的弥补信号之间的相位差异。图2.3电路中的计算公式如下：电压转移函数： (2.1)调相角度为： (2.2)图2.4电路中的计算公式如下：电压转移函数： (2.3)调相角度为： (2.4)此外,调相电路还应满足通过以上设计，两种信号的相位基本可调一致。设计中所采用的调幅电路如图2.5所示：图2.5 调幅电路调幅电路是建立在一个放大倍数可调的放大器基础上的，放大倍数为： (2.5)3 系统硬件设计3.1 系统硬件总体结构设计局部放电在线监测控制系统的硬件原理结构框图如图3.1所示。图3.1 硬件原理结构图当电网电压由负向正过零时，过零检测单元向CPU发出中断，开始通过模数转换单元采集经差动放大处理后的信号。CPU将采集到的变压器局部放电信号传递至串口通信部分。由于在一个工频周期中采集到的数据比较多，因此需要扩展外部存储器。3.2 系统硬件的各部分组成及功能3.2.1 数字信号处理技术(DSP)数字信号处理器是一种具有特殊结构，特别适合于进行数字信号处理运算的可编程微处理器，可以用它来实时快速的实现各种数字信号处理。它具有以下特点：（1） 多总线结构DSP内部采用哈佛体系结构，片内至少四套总线：程序的数据总线，程序的地址总线，数据的数据总线和数据的地址总线。这种分离的程序和数据总线保证一个机器周期内同时准备好指令和操作数。（2） 多处理单元DSP内部包含多个处理单元，如硬件乘法器(MUL)、累加器(ACC)、算术逻辑单元(ALU)、辅助算术单元(ARAU)以及DMA(直接数据传送)控制器等。因此DSP可以完成连续的运算，这种结构特别适合于滤波器设计。（3） 流水线结构执行一条DSP指令，需通过取指令、解码、取操作数和执行等几个阶段，DSP的流水线结构指它的这几个阶段在程序执行过程中是重叠的。这对提高DSP的运算速度具有重要意义。（4） 硬件乘法器硬件乘法器的功能是在单周期内完成一次乘法运算，是DSP实现快速运算的重要保障。此外DSP还有灵活的编程方法和完善的I/O接口等优点。自从AMI公司于1978年生产出第一片DSP芯片以来，随着集成电路技术不断进步，DSP已经取得了很大的发展。各大场商不断更新换代自己的产品，如Motorola的MC56000及MC96000系列，Lucent的DSP16000系列，AD的ADSP2600系列等。其中TI公司的TMS320系列产品最为成功，市场占有率最高，覆盖领域广泛，。目前的DSP与以前相比，运算速度及处理能力提高了几十倍，片内RAM增加了一个数量级以上，有的芯片内还进一步集成FLASH只读存储器（ROM），增强了通信等其他外围功能。同时，现在的DSP芯片的体积、功耗及成本却越来越低，因此DSP的应用也就越来越广泛。3.2.2 系统核心芯片的选择设计DSP应用系统，选择DSP芯片是非常重要的一个环节。只有选定了DSP芯片才能进一步设计外围电路及系统的其它电路。总的来说，DSP芯片的选择应根据实际的应用系统需要而确定。不同的DSP应用系统由于应用的场合、应用目的等不尽相同，对DSP芯片的选择也是不同的。一般来说，选择DSP芯片时应考虑到如下诸多因素：（1） DSP芯片的运算速度。运算速度是DSP芯片的一个最重要的性能指标，也是选择DSP芯片时所需要考虑的一个主要因素。（2） 芯片的价格。根据一个价格实际的应用情况，确定一个价格适中的DSP芯片。（3） 芯片的硬件资源。（4） 芯片的运算精度。（5） 芯片的开发工具。（6） 芯片的功耗。（7） 其它的因素，如芯片的封装形式、质量标准、供货情况、生命周期等。本设计由于局部放电脉冲持续的时间非常短，通常是纳秒级，为了准确的采集到脉冲信号，需要采用具有高处理速度的DSP芯片。TI公司几乎每个系列产品都包括定点DSP芯片。C2000系列芯片比较适合应用于控制场合；TMS320C62XX系列、TMS320C64XX系列芯片是TI公司的最新一代产品，芯片的超高性能决定了其价值不菲。而本系统所要完成的任务并不需要如此高配置的芯片。TI公司开发的新一代C5000系列DSP芯片TMS320C54X和TMS320C55X都拥有较好的性价比，并且在管脚和编程语言上兼容性好。无论从硬件资源还是价格方面考虑都属最优选择。TMS320C54XX是为实现低功耗、高性能而专门设计的定点DSP芯片，它的主要特点包括：1）运算速度快；2）优化的CPU结构；3）低功耗工作方式；4）智能外设等。TI公司的TMS320VC5402芯片是16位定点数字信号处理器，片内具有16K字16位DARAM，4K字16位ROM，可扩展程序空间为1M字，而且TMS320VC5402芯片的价格最低，单指令周期最高可达10ns，运算能力为100MIPS。软件可编程锁相环在CPU不工作时，可以降低时钟频率，从而可降低功耗，而正常工作时，又可很快提升时钟频率。基于以上原因，本系统最终选择TMS320VC5402型DSP芯片作为CPU。3.2.3 过零检测电路为了得到局部放电脉冲发生时的相位，需要采用过零检测电路，当电网电压由负向正过零时CPU开始采集信号。过零检测电路使用四电压比较器LM339N。该电压比较器特点为：（1） 失调电压小；（2） 电源电压范围宽，单电源为326V，双电源电压为118V；（3） 对比较信号源的内阻限制较宽；（4） 共模范围大；（5） 差动输入电压范围大；（6） 输出端电位可灵活方便的选用。过零检测电路如图3.2所示。图3.2 过零检测电路LM339N类似于增益不可调的运算放大器。每个比较器有两个输入端和一个输出端。用作比较两个电压时，任意一个输入端加一个固定电压做参考电压（也称为门限电平，它可选择LM339N输入共模范围的任何一点），另一端加一个待比较的信号电压。当同相端电压高于反相端电压时，输出端输出高电平；当反相端电压高于同相端电压时，输出端输出低电平。根据此原理，当电网电压由负向正过零时，输出端向CPU发出中断请求。3.2.4 DSP时钟电路时钟电路为DSP提供时钟信号，使用具有内部振荡电路的晶体振荡器来实现时钟发生器。晶体振荡器电路连接到TMS320VC5402的X1和X2/CLKIN引脚。时钟发生器电路如图3.3所示。由于TMS320VC5402内部的锁相环PLL具有频率放大和时钟信号提纯的作用，因此其外部频率源的频率可以低于CPU的机器周期CLKOUT以降低高速开关时钟引起的高频噪声。图3.3 内部振荡电路3.2.5 电源电路TMS320VC5402芯片为节约系统功耗，采用低电压设计，其I/O电源采用3.3V设计，核心CPU专用电压为1.8V设计，因此需要单独设计电源电路。TI公司提供了有两路输出的电源芯片，如TPS73HD301、TPS73HD325和TPS767D318。其中，TPS73HD301的输出电压为一路3.3V、一路可调输出（1.29.75V）；TPS73HD325的输出电压为一路3.3V、一路2.5V； TPS767D318的输出电压为一路3.3V、一路1.8V。TPS73HD301和TPS73HD325每路电源的最大输出电流为750mA；TPS767D318的最大输出电流可达1A。本系统中采用TPS767D318作为电源芯片，它能满足TMS320VC5402和少量低电压工作器件的供电要求。电源电路如图3.4所示。图3.4 电源电路3.2.6 模数转换电路经差动放大处理后的放电信号被送入ADC进行转换，然后由DSP读入ADC输出的数据进行处理、分析。对于A/D芯片的选择，一般基于以下几点来考虑：（1） 转换器的精度。（2） 转换时间。由于DSP指令周期为纳秒级，能够进行信号的实时处理，因此应尽可能的选择与之数据处理速度相匹配的外围设备。同时，转换时间也决定了它对信号的处理能力。（3） 转换器的价格。由于考虑到装置的应用范围，应该选择价格适中的A/D转换芯片。除了上述因素外，还应该考虑到A/D芯片的功耗、封装的形式、质量标准、供应情况以及生命周期等。本系统选用采样率为10MSPS的14位A/D转换芯片AD9240。AD9240带有高性能低噪声的取样保持放大器和可编程电压基准。AD9240的输入有很高的灵活性，可为图像、通信、医疗和数字采集系统提供便捷的接口。DSP 与A/D间数据通信的方式有两种。一种方式是DSP用指令从A/D读数，DSP必须定期地访问A/D。若在A/D间加FIFO后，DSP就不必每次A/D转换后都要读A/D了。另一种方式是DSP以DMA的方式从A/D取数并自动放在指定数据地址上，这样DSP可以全速高效进行数据处理的其它操作，DMA传递时，可以用A/D转换时钟或转换完成信号来产生，它将A/D 转换后的数据都写入到DSP片内或片外存储器，在DMA完成后会发出一个中断，通知DSP。使用AD9240进行数据采集的控制信号由TMS320VC5402产生，采样时钟经过TMS320VC5402的CLKOUT端口分频得到。当采集卡进行数据采集时，首先DSP芯片选通要采集的模拟信号通路，将经过处理的模拟信号送至AD9240的模拟输入端口，数据锁存则由CPLD完成。然后DSP芯片通过地址使能转换芯片AD9240，控制转换芯片进行模数转换，将模拟信号转换为数据量，送至DSP的数据总线，由DSP做进一步处理。模数转换电路如图3.5所示。模数转换电路利用TMS320VC5402定时器输出TOUT0为AD9240提供采样时钟。数据线BIT1BIT14与TMS320VC5402数据线相连，模拟信号由41脚VINA输入。图3.5 模数转换电路3.2.7 外部程序存储器电路在程序设计与调试阶段，都是利用仿真器与PC机进行联机在线仿真，从PC机通过仿真器将程序代码下载到DSP目标系统的程序存储器中运行和调试。为使DSP目标系统成为一个独立的运行系统，就必须添加外部程序存储器。SST39VF400A是SST公司生产的256K16bit的CMOS多用途FLASH芯片。在电路启动时，由TMS320VC5402内部ROM中的引导程序将存储在FLASH中的工作程序转移到SRAM中，提高程序运行效率，降低对外部ROM的速度要求。这样，不仅可以提高系统硬件的成本，而且可以提高系统的整体抗干扰性。SST39VF400A采用2.7V3.6V电源供应的编程和擦除，芯片的数据传输格式为16bit，其读写速度最快可以达到90ns，字编程时间为14微秒，整个芯片可以在4秒之内实现完全擦除和编程操作。SST39VF400A还有一个片内的硬件和软件数据保护表以避免无意间的错误写。SST39VF400A有三个控制逻辑信号，分别为片选信号、输出控制信号以及写控制信号。在读模式时，和为逻辑低，为逻辑高。在编程/擦除模式时，和为逻辑低，为逻辑高。SST39VF400A与TMS320VC5402接口电路如图3.6所示。 图3.6外部程序存储器电路SST39VF400A的地址总线和数据总线接至TMS320VC5402的外部总线；CE、OE、WE分别经CPLD后接至TMS320VC5402。 TMS320VC5402的R/W引脚用于启动编程，当R/W为高时，FLASH处于读状态，当R/W为低时，FLASH处于可编程/擦除状态。3.2.8 外部数据存储器电路TMS320VC5402芯片内带16K字节的RAM，其中一部分用来运行程序，另外一部分可以用来存储临时数据，而在一个工频周期内需要采集的放电数据较多，片内的RAM存储器不能满足数据存储容量的要求，因此DSP系统需要扩展一个外部存储器。从接口方式考虑，外部存储器有串口存储器和并口存储器二种。为了实现所采集信号的快速处理，要求DSP与外部存储器之间能够实现高速传输数据，因此采用并口存储器。存储器的选择通常从以下几个方面来考虑：（1） 存取时间存取时间是外部存储器的一项十分重要的指标。与内部存储器不同，外部存储器通常无法实现与DSP的同步，因而需要通过硬件或软件的方式使DSP插入等待周期。当需要插入7个或14个以上的等待周期时，必须在软件延时的基础上插入硬件等待周期。（2） 容量外部存储器容量的大小应该根据系统需要而定。选择外部存储器时，除了容量大小以外，还应该注意数据总线的位数，选择与DSP芯片具有相同数据总线位数的外部存储器。综合以上二点，本文选择CY7C1021作为外部数据存储器。 图3.7 外部数据存储器电路CY7C1021芯片是Cypress公司生产的16位64K字节的静态RAM存储器，采用CMOS工艺，存取时间为10ns，容量为64K字16位，并且CY7C1021具有自动低功耗模式的功能，降低系统功耗，保证低散热量，完全可以满足装置的需求。外部数据存储器电路如图3.7所示。CY7C1021 芯片的地址总线和数据总线接至TMS320VC5402的外部总线，CE、OE、WE经CPLD引脚后接至TMS320VC5402。3.2.9 CPLD逻辑电路为了保证系统运行高效、有序，减少电路复杂性，DSP芯片需要分别的对系统中的各部分进行控制，这就要求使用DSP与一个可编程的逻辑器件(CPLD)组成译码模块来实现。通过CPLD将DSP的外设操作信号转换为对具体芯片的控制信号。这样在程序的效率以及整体电路工作的协调性上都有了很大的提高。复杂可编程逻辑器件(CPLD)是数字信号处理系统的主要外围扩展芯片之一。CPLD器件在很小的体积内集成了大量的门电路，并且可以广泛的应用于I/O接口扩展、RAM扩展、时序和组合逻辑的实现等。CPLD是在PAL、GAL等小规模逻辑器件的基础上发展起来的规模更大，功能更强的可编程逻辑器件。它具有系统布线能力强、系统在线编程、高速信号传递、高可靠性、高抗干扰性和简单易用等突出优点，非常适合中小型的系统应用。目前，CPLD器件的生产厂家主要由ALTERA、LATTICE、XILINX等，这些厂家提供了种类丰富的CPLD器件。本设计选用了Altera公司的MAX7000系列芯片中的EPM7064AETC型芯片作为译码模块芯片。该公司MAX7000系列是工业界中速度最快的高集成度可编程逻辑器件系列。EPM7064AETC是一款高性能、3.3V供电电压EEPROM形式的可编程逻辑芯片(PLDs)。它内部集成了1250个可用门、64个宏单元，4个逻辑排列块，44TQFP的封装提供了最多36个I/O引脚。对于可编程宏寄存器可以独立进行清除，调整。芯片支持在线编程。本设计中CPLD器件的输入端信号来自DSP的控制信号，输出端实现外部数据存储器、程序存储器以及串行通信单元的片选及读、写操作。CPLD逻辑电路如图3.8所示。图3.8 CPLD逻辑电路CPLD芯片有两个全局时钟信号：GCLK1和GCLK2，当这两个时钟信号逻辑电平处于同向或者互补状态时，就会引发CPLD芯片的逻辑选择。在这里，用TMS320VC5402的CLKOUT提供CPLD芯片的时钟输入（本系统的DSP芯片工作速率是100MHz，因此CLKOUT引脚提供的频率是100MHz）。CPLD芯片的两个时钟引脚接至DSP的CLKOUT引脚，这样就可以在时钟电平翻转时使CPLD芯片在最短的时间内运作，效率达到最高。CPLD芯片的使能引脚INPUT/OE1n直接接地。CPLD的每一个寄存器都可以单独调节INPUT/GCLRn引脚低电平来实现。这一功能有时很有用处，但是如果误操作就会造成系统运行的混乱，因此，在CPLD的逻辑关系已经确定的情况下，本系统的硬件结构将此管脚接为高电平。CPLD输入端为DSP的IS、PS、DS、R/W，以及地址线A3A6（此处复用为I/O口），通过对各端口进行逻辑编程控制各输出端口。输出信号分别用于控制ROM芯片的OE、CE、WE，外扩RAM芯片的OE、CE、WE，串口芯片16C550的CE、OE、WE，再加上AD芯片的选通功能，这样，仅用一片CPLD芯片就可以控制本系统中的各部分模块操作时序，使得它们在操作过程中不会出现冲突，以最高效率运行。3.2.10 电平转换电路DSP芯片TMS320VC5402的I/O工作电压是3.3V，因此，其I/O电平也是3.3V逻辑电平。在设计过程中，除了DSP芯片外，必须设计DSP芯片与其他外围芯片的接口，如果外围芯片的工作电压是3.3V，那么就可以直接连接。但是，由于此系统很多外围芯片的工作电压都是5V，这时在3.3V和5V芯片之间就存在一个混合逻辑设计的问题。表3.1所示为各种电平的参考数据。表3.1 5V TTL、CMOS和3.3V逻辑电平逻辑电压5V CMOS电平/V5V TTL电平/V3.3V逻辑电平/VVOH4.42.42.4VOL0.50.40.4VIH3.52.02.0VIL1.50.80.8Vt2.51.51.5表中，VOH为输出高电平的最低值；VOL为输出低电平的最高值；VIH为输入高电平的最低值；VIL为输入低电平的最高值；Vt为“0”、“1”电平的分界值。从表中可以看出，在5VCMOS电压和3.3V电平转换时就存在电平匹配问题。表3.2 SN74ALVC164245的操作方式DIR操 作低低高低高XBAAB隔离由于设计中同时采用了3.3V和5V工作电压的芯片，因此采用芯片SN74ALVC164245来实现3.3V5V以及5V3.3V的转换。它是工作电压为2.7V3.6V的双向收发器，可以用做2个8位收发器或1个16位收发器。对于数据是从A到B或者从B到A的电平转换方向取决于输入引脚DIR的逻辑电平，在无效时，A端和B端总线隔离。表3.2所示的是进行电平转换时对和DIR设置的表格。根据表格中的功能，对系统中的电平转换芯片进行设置。3.2.11 串口通信接口电路对于TMS320VC5402数字信号处理器而言，设计串行通信的方法有三种：利用通用的I/O引脚XF和BIO构成串口，由软件设定波特率，这种方法通常在DSP不繁忙的情况下采用；利用多通道缓冲串口McBSP，由于McBSP是同步串行接口，而计算机RS-232接口为通用异步接口UART，必须加一专门的软件来实现，编程非常复杂；通过异步通信芯片来实现高速串行通信，能够满足系统实时性比较高的要求。因此本文中采用通过异步通信芯片来实现高速串行通信。由于串行通信的数据量比较大，对传输速度要求较高，因此要求选择的接口芯片支持较高的传输速度。本系统采用专门的异步通信芯片TL16C550来扩展TMS320VC5402的串口，使DSP器件实现稳定、准确的串行通信。该方案具有很强的灵活性和实用性，适用于很多需要进行串口通信的场合。TL16C550是TI公司生产的性价比很高的异步通信芯片，可对从外围器件接收的数据进行串行至并行的转换，对从接收的数据进行并行至串行的转换。其设计串口的方法是利用UART（通用异步收发器）来进行串口通信，CPU只需通过UART提供的接口来编程，就可以实现串行通信。其特点如下：（1） 可编程波特率发生器，支持最高16MHz晶振，通信速度最高可达1Mbps；（2） 发送器和接收器各有一16字节的FIFO缓冲器以减少CPU中断；（3） 可编程设置自动CTS和自动RTS操作；（4） 有可编程的串行数据发送格式：数据位长度为5、6、7、8；（5） 具有奇、偶校验或无校验模式：停止位长度为1、1.5、2；（6） 支持5V和