计算机组成原理复习试卷09-10-3.doc

计算机组成原理复习题一、填空题1、冯诺依曼模型中，存储器是由定长存储单元组成的、按 访问的、 空间；存储程序原理中程序存储方式是 以等同地位存放在同一存储器中，程序控制机制为下条指令地址由 产生、程序执行过程为循环的指令执行过程。2、现代计算机结构中常以 为中心、通过 实现各功能部件互连；CPU中PC寄存器主要用来存放 、IR寄存器主要用来存放 。3、机器中8位定点表示的无符号整数可表示的数值范围是 至 ，8位定点补码形式表示的有符号纯整数可表示的数值范围是 至 。4、数据编码1010010的偶检验码是 ；若采用海明校验码，则需 位检验位。5、定点加减法运算方法中，X-Y补=X补+ ；定点乘法运算方法中，设X补、Y补均为n位，则XY原为 位。6、存储器的容量-速度、速度-价格存在矛盾，根据 可采用层次结构存储系统满足用户需求，现代计算机的“Cache-主存-辅存”层次结构中，Cache主要解决 问题、而辅存则主要解决 问题。7、某SRAM芯片容量为4Kbit、数据引脚为双向4根，则地址引脚为 根；若用该芯片构成8K8bit容量的存储器，则需该芯片 个，构成的存储器地址引脚为 根。8、若CPU的数据引脚为8根、地址引脚为16根(A15A0)，主存按字节进行编址，则主存最大容量为 B；若系统仅配置16KB主存(由1个SRAM芯片构成)，则主存的选择信号CS#有效的、与地址有关的逻辑表达式为 。9、某Cache容量为256KB、块大小为16B、采用4路组相联映像，则Cache共有 个组，按字节编址的24位的主存地址020345H可映射到Cache的第 组(组号从零开始编号)，地址变换时块标记中参与比较的信息至少有 位(注意硬件表特征)。10、页式虚拟存储器的存储管理中，与主存信息交换单位为页(其大小比Cache块 )、均采用 地址映像方法，常在 中设置快表(TLB)以提高地址变换速度。11、指令系统由多种机器指令组成，机器指令常用 表示，主要由操作码、 两部分编码组成。不同机器指令的 必须互不相同，机器指令直接支持的数据类型称为 。12、指令格式中， 编码方式的操作码的平均码长最短， 编码方式的指令格式最规整；顺序型、转移型指令格式中， 型指令格式常用显式方式表示下条指令地址；为便于表示下条指令地址，要求机器指令字长是存储器单元长度的 。13、指令对应的操作数可存放在存储器、 及 这3种按地址访问的部件中；因操作数长度可能为多个存储器字长，操作数地址常用连续存储单元中的最小单元地址表示，因此，存储器操作数的存储方式有 及边界2个方面；其中，存取操作数速度较快的是边界 方式。14、堆栈存取方式典型的特征有 及 ，堆栈操作中， 操作先移动栈顶位置，然后才进行操作。15、各种寻址方式中， 寻址方式不可用于数据寻址， 寻址方式的操作数存放在指令中(或称存放在IR中)。16、CPU的基本功能包括指令(过程)控制、 控制、 控制、 、中断处理5大基本功能；为实现循环的指令控制功能，控制器中须设置称为 的寄存器存放指令地址及作为循环变量、设置称为 的寄存器存放当前指令内容；为便于实现CPU访问存储器过程与CPU内部其它操作并行，常设置称为 的寄存器存放CPU访存的存储器地址，设置称为 的寄存器存放CPU访存的数据，访存过程实际上是这2个寄存器与存储器的交互过程。17、控制器中常用不同信号线表示不同时段，各时段的次序用各信号线上信号的 表示，各时段的长度控制由时序信号的控制方式实现，同步控制方式用统一的时钟实现时长控制，异步控制方式通过 实现时长控制，而联合控制方式协调同步方式与异步方式常采用的方法是 。18、组合逻辑控制器的控制周期是1条机器指令的执行过程，而微程序控制器的思想是将机器指令的执行过程用微程序表示，其控制周期是1条 的执行过程，各微程序存放在称为 部件中，因此微指令周期由 及 两部分组成。19、总线操作包括总线请求与仲裁、 、数据及 4个阶段，总线仲裁阶段的各种集中式仲裁方式中， 方式所需仲裁信号线最少、 方式可实现动态优先级仲裁、 方式对设备或线路故障最敏感、 方式的仲裁过程不需设备介入；总线传输时的定时方式中，半同步方式除需要同步方式的时钟信号线外，还需要异步方式的 信号线。20、各种I/O方式中， I/O方式最能体现“现代计算机以存储器为中心”的思想， I/O方式的I/O效率最低。21、相对于非向量中断，向量中断靠 实现中断源的识别；为实现单重中断，CPU中需设置称为 的硬件标志位，标明CPU当前是否正在执行中断服务程序；为支持多重中断，CPU中必须设置 指令，以实现对上述标志位的置位与复位，达到可以响应新的中断请求的效果。二、选择题1、冯诺依曼模型计算机中，CPU区分从存储器中取回的是指令还是数据的依据是（ ）。 (A)指令操作码的译码结果 (B)指令和数据的寻址方式(C)指令周期的不同阶段 (D)指令和数据所在的存储单元2、与CPU机器字长相同的是（ ）。 (A)存储字长 (B)寄存器长度 (C)数据总线宽度 (D)都不正确3、设浮点数的阶码和尾数均用补码形式表示、长度分别为5位和7位(均含2位符号位)。若X=2729/32、Y=255/8，则用浮点加法计算X+Y的结果是（ ）。 (A)00111 1100010 (B)00111 0100010 (C)01000 0010001 (D)发生溢出4、存储器性能指标中，存取周期TM通常（ ）存取时间TA(又称访问时间)。 (A)大于 (B)大于等于 (C) 小于 (D)小于等于5、下列因素中，与Cache的命中率H无关的是（ ）。 (A)主存容量 (B)Cache容量 (C)替换策略 (D)写策略6、下列机器指令中，（ ）需要传递2个地址参数，常用（ ）传递其中的1个参数。 (A)无条件转移指令 (B)条件转移指令 (C)调用指令 (D)返回指令 (A)队列 (B)堆栈 (C)缓冲器 (D)通道7、相对寻址方式对应的操作数存放在称为（ ）的部件中。 (A)指令(或IR) (B)寄存器 (C)存储器 (D)I/O接口8、CPU主频通常指CPU中（ ）的频率。 (A)指令周期 (B)机器周期 (C)节拍周期 (D)FSB时钟9、对连接在总线上的部件而言，下列（ ）上的信息传送方向是双向的。 (A)数据总线 (B)地址总线 (C) 控制总线 (D)状态总线10、某时钟频率为100MHz、总线传输周期为4个时钟周期、具有16根双向数据线的总线的带宽为（ ）。 (A)100MBps (B)50MBps (C)25Mbps (D)50Mbps11、采用统一编址的I/O编制方式时，存储单元与I/O设备是靠（ ）来区分的。 (A)不同的地址线 (B)不同的地址码 (C)不同的控制线 (D)不同的控制码12、各I/O中断源采用（ ）连接时，中断源硬件中只需有中断请求电路、不再需要中断响应电路，中断响应由中断控制器完成。 (A)共用请求式 (B)分类共用请求式 (C)独立请求式13、采用DMA方式传送数据时，每传送一个数据需占用（ ）的时间。 (A)一个指令周期 (B)1个机器周期 (C)1个存储周期三、计算题1、已知X=-11，Y=+25，求用8位长度表示的X补、Y补、-Y补、X+Y补、X-Y补； 8位的X补=10101101、Y补=00101001，求X原、X移、Y原、Y移。2、浮点数的阶码及尾数均用补码表示、编码长度分别为6位和8位(均含2位符号位)，运算时采用双符号位运算、警戒位为4位、尾数舍入采用舍入法。已知X=+2533/64、Y=-2845/64，写出用浮点加法计算Z=X+Y的过程及结果。(不列出运算步骤扣8分)3、设X=+0.11011、Y=-0.11101，请用Booth算法计算XY补。(不列出运算步骤扣8分)4、某指令系统指令字长为16位，每个操作数地址码为6位，假设已定义了12条双地址指令，请计算最多可以定义多少条单地址指令。5、某CPU机器字长为16位、各有1个基址寄存器B和变址寄存器I，约定主存单元长度为16位，指令系统中单地址指令格式如下图所示，其中DF=00、01、10、11分别表示立即寻址、基址寻址、变址寻址、相对寻址方式，形式地址A为原码表示方式。15 10 9 8 7 0操作码OP寻址方式位DF形式地址A设(B)=0037H、(I)=1122H、(PC)=1234H，请计算指令4477H1199H3344H的操作数值或操作数EA。6、某CPU主频为8MHz，指令系统中的指令周期有两大类，A类的指令周期包含3个机器周期，B类的指令周期包含4个机器周期，每个机器周期包含4个时钟周期。某程序包含3000条A类指令及7000条B类指令。求在该机器上串行执行上述程序的时间。若该机器采用流水方式执行指令，流水线按机器周期为拍，流水线应设置为多少个段才可以实现每拍流出一条指令？求在该机器上执行上述程序的时间。 7、某I/O接口与字符外设的传输速率为9600bps、字符之间的传送可以无间隔，可采用中断方式和DMA方式进行数据传送。若总线周期为0.2us，CPU每处理一次中断总共需5us，每次DMA传送最多可传送4000个字节。若采用中断方式传送，每秒钟因数据传送占CPU多少时间？若采用周期窃取方式的DMA传送，又需占CPU多少时间？四、简答题1、简述半同步方式通信的基本原理及信号线设置需求。2、简述I/O接口的主要功能。说明I/O接口硬件的基本组成部件有哪些？2、简述向量中断响应阶段的主要任务，说明外部可屏蔽中断请求得到响应的条件。3、简述DMA方式传输数据的步骤及各步骤的任务，说明该方式相对于程序中断方式的优点。五、应用题1、8088 CPU有20根地址引脚、8根双向数据引脚，用MEMR#、MEMW#作为操作控制信号；主存按字节编址、准备配置128KB空间(前64KB为ROM、后64KB为RAM)，现有32K8bit的ROM及64K4bit的SDRAM可用。 计算需ROM、RAM芯片各多少块？ 写出各芯片存储空间在主存空间中对应的地址范围和数据位，列出各芯片片选引脚CS#有效的逻辑表达式； 画出主存的内部各芯片与CPU相关引脚的连接图。2、若主存容量为1MB、按字节编址，Cache容量为4KB、字块大小为16B、采用4路组相联地址映像方式，CPU按主存地址访问Cache，CPU-Cache间及Cache-主存间均通过8位数据总线连接、Cache速度是主存速度的5倍。 画出Cache及主存的地址格式(即地址由哪几部分组成)，并标出各部分的长度； 设Cache初态为空，CPU从主存中读出某字节数组(起始地址为00000H、个数为160个)的全部内容时，CPU访问Cache的命中率H为多少？ 相对于CPU直接访问主存，计算有Cache时CPU访存速度提高多少倍？PC内部总线CPUMARMDRYZALUR0R1R2R3IR指令译码器ID微操作控制信号时序部件编码逻辑主存储器系统总线Read WriteAddSubPC+1End WMFC3、下图为某CPU的内部结构及数据通路图，写出课件P9指令系统中所有指令格式的微操作步序列或微操作命令(步)序列。 注意指令操作类型、寻址方式及指令长度对微操作命令(步)序列的影响。4、某计算机的打印机接口的数据口及状态口均为8位I/O接口，其地址分别约定为70H和71H，其中状态口的bit0表示忙/闲状态，即1时表示打印机忙、0时表示打印机空闲(已完成某字符打印)。现需打印主存中从地址BUFF开始的、以“0”为结束符字符串，请用C语言编写完成上述功能的程序查询方式的程序。5