第4章存储器系统-1.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第四章 存储器系统,4-1,半导体存储器简介,4-2,随机读写存储器,RAM,4-5,高速缓冲存储器（,Cache,）,4-6,虚拟存储器技术及其管理,4-3,只读存储器,ROM,4-4,存储器系统设计,4-1,半导体存储器简介,CPU,RAM,读写,ROM,只读,数据总线,接口,硬盘,软盘,光盘,磁带,一、微机存储器,内存,外存,控制总线,地址总线,地,址,译,码,器,4-1,半导体存储器简介,二、按存储性质分类,半导体存储器,随机读写存储器,RAM,只读存储器,ROM,可读、写，存放用户当前程序,断电后内容消失,只读，存放引导程序（加电运行）,断电后内容不消失,静态读写存储器,SRAM,动态读写存储器,DRAM,集成度低、速度快、容量小,集成度高、速度慢、容量大,掩膜式,ROM,可编程,ROM,：,PROM,可擦除,PROM,：,EPROM,可擦除可编程,PROM,：,E,2,PROM,非易失性读写存储器,NVRAM,闪速存储器,FLASH,行选择线,列选择线,刷新,放大器,Q,C,数据线,SRAM,（,静态）,6,管双稳态电路构成,DRAM,（,动态）,单管基本存储电路,集成度低，速度快,作高速缓冲存储器,集成度高、速度慢、容量大,由于电容放电需进行周期刷新,4-1,半导体存储器简介,行线,X,列线,Y,写,数据读,1,1,1,T,6,T,5,T,3,T,2,T,1,T,2,T,7,T,8,+5V,1,、随机读写存储器,ROM,（,Read Only Memory,）,存放引导程序；,只读；,断电内容不消失,2,、只读存储器,ROM,（,Read Only Memory,）,5-1,半导体存储器简介,（,1,）,掩膜,ROM,：,批量；,（,2,）,PROM,：,一次性编程；,（,3,）,EPROM,：,可编程、紫外线照射擦除；,（,4,）,E,2,PROM,：,可编程、电信号擦除，方便，价格较贵。,（,5,）,FLASH:,在线电擦写、低功耗、大容量、擦写速度快，低成本。,三、主要技术指标,存储容量,存取时间和存取周期,功耗,（,操作功耗，维持功耗）,平均故障间隔时间（,MTBF）（,可靠性,）,（,Mean Time Between Failure,）,存储器芯片的容量,CPU,直接寻址的内存容量,请分清：,5-1,半导体存储器简介,存储容,量,？,由,CPU,地址线的条数决定,例,8088CPU,地址线,20,条，可寻址,2,20,个单元,存储容量,地址线,A,15,A,14,A,13,A,12,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,地址范围,13,条,0 0 0 0 0 0 0 0 0 0 0 0 0 0000H,1 1 1 1 1 1 1 1 1 1 1 1 1 1FFFH,16,条,0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H,1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFH,4-1,半导体存储器简介,字数,（地址数）,字长,（,1,个字的位数）,2,地址线数量,数据线数量,8K*8=2,13,8 (SRAM Intel6264),1K*4=2,10,4(SRAM Intel2114),64K*1=2,16,1 (DRAM Intel2164),四、半导体存储器的基本结构,4-1,半导体存储器简介,半导体存储器芯片内部的基本结构框图,4-1,半导体存储器简介,1,、存储矩阵,存储器芯片的一个个基本存储电路,(,存储元,),按一定的规则排列成适当的阵列，这种阵列称为,存储矩阵,。两种存储矩阵结构方式：,字结构,每个存储单元有,8,位，称为字结构（,SRAM,）,位结构,每个存储单元有,1,位，称为位结构（,DRAM,）,2,、地址译码器,存储器芯片中的不同单元，由地址总线上送来的地址码通过芯片中的地址译码器译码来选择的。,单译码方式,：,2,10,=1024,根线；,双译码方式,：,2,5,+2,5,=32+32=64,根线。,3,、读,/,写控制逻辑,片选信号,CS,读,/,写控制信号,4-1,半导体存储器简介,五、存储器的读写操作,1,存储器读周期,存储器的读周期是指启动一个读操作到启动下一次读操作之间所需要的时间，读出周期,t,RC,读取时间,t,A,读恢复时间,t,AR,。,4-1,半导体存储器简介,五、存储器的读写操作,2,存储器写周期,存储器写周期指将数据写入存储器所需要的时间,写周期时间用,t,WC,表示。下图给出了静态,RAM,存储器写周期。,4-1,半导体存储器简介,4-2,随机读写存储器,RAM,一、静态,RAM,（,SRAM,）,Intel,典型芯片：,6264,（,8K*8,位）、,62128,（,16K*8,位）、,62256,（,32K*8,位,）,图,4.7 SRAM,的基本结构（,1K*8,）,静态,RAM,芯片,6264,引脚介绍：,地址线,A,12,A,0,；,数据线,D,7,D,0,；,容量,8K*8,位,CE,2,CE,1,WE OE,读,1 0 1 0,写,1 0 0 ,WE,：,写允许信号,OE,；,读允许信号,CE,1,、,CE,2,：,片选信号,6264,A,12,A,0,D,7,D,0,V,CC,CE,1,N,C,GND,CE,2,WE,OE,4-2,随机读写存储器,RAM,6264,芯片与,CPU,系统的连接,D0D7,A,0,A,12,WE,OE,CE,1,CE,2,A,0,A,12,MEMW,MEMR,译码,电路,高位地址信号,D0D7,8088CPU,6264,4-2,随机读写存储器,RAM,二、动态读写存储器（,DRAM,）,1,、电容存储,“,1,”,或,“,0,”,存储信息不稳定,;,2,、刷新电路：将存储的数据读出、经放大后再写入,3,、由,DRAM,控制器使行列地址线分时输入,行选择线,列选择线,刷新,放大器,Q,C,数据线,4-2,随机读写存储器,RAM,Intel 2164DRAM,芯片（,64K*1,）,数据输出线,D,OUT,，数据输入线,D,IN,地址线,A,7,A,0,（,行列分时）,容量,2,16,*1=64K*1bit,2164,A,7,A,0,V,SS,D,I N,RAS,V,DD,CAS,D,OUT,WE,行地址选择兼片选信号,RAS,列地址选择,CAS,4-2,随机读写存储器,RAM,Intel 2764,的引脚简介：,Intel 2716 （2K*8）,Intel 2732 （4K*8）,Intel 2764 （8K*8）,Intel 27256（32K*8）,2764,A,12,A,0,V,CC,CE,GND,V,PP,PGM,D,7,D,0,OE,一、可编程可擦除,EPROM,芯片,4-3,只读存储器,ROM,地址线,A,12,A,0,数据线,D,7,D,0,容量,2,13,*8=8K*8,编程脉冲,PGM OE,输出允许 片选,CE,Cache,的工作原理,CPU,主 存,Cache,DB,4-3,高速缓冲存储器（,Cache,）,Cache,为容量小、速度快的高速存储器，由,SRAM,组成,Cache,与,主存的空间比一般为：,1,128,由于,CPU,与主存存在较大速度差异，为提高,CPU,效率，并考虑到价格因素，基于程序的局部性原理，在,CPU,与主存之间增加高速缓冲存储器,Cache,技术,CPU,80386,Cache,缓存,（,SRAM,）,2040ns,32256KB,主存,DRAM,80120ns,116MB,硬盘,240MB1G,Cache,控制器,DRAM,控制器,CPU,读取的 数据在,Cache,中称为,“,命中,”,，,32K,缓存命中率可达,85%,左右,Cache,结构：全关联、直接映象、成组关联,4-3,高速缓冲存储器（,Cache,）,Cache,的工作原理,00000,H,A0000,H,C0000H,FFFFFH,RAM,区,640KB,保留区,128KB,ROM,区,256KB,一、系统内存的配置,4-4,存储器系统设计,1,、容量的配置,：,2,、区域的分配,：,3,、内存中的数据组织,ROM,区：复位启动地址,FFFF0H,RAM,区：中断矢量区域,00000H003FFH,显示缓冲区,其它,4-4,存储器系统设计,IBM PC/XT专用内存区：,D,7,D,0,CPU,(8,位,),2000H,2001H,2002H,2003H,2004H,2005H,2006H,2007H,2008H,2009H,11,22,33,44,55,66,77,88,99,D,7,D,0,8,4-4,存储器系统设计,二、存储器系统结构,分体结构,11,33,55,77,2000H,2002H,2004H,2006H,22,44,66,88,2001H,2003H,2005H,2007H,偶存储体,奇存储体,D,7,D,0,D,15,D,8,D,15,D,0,16,4-4,存储器系统设计,CPU,(16,位,),二、存储器系统结构,分体结构,D,7,D,0,D,15,D,8,D,31,D,0,16,4-4,存储器系统设计,CPU,(32,位,),二、存储器系统结构,11,55,2000H,2004H,22,66,2001H,2005H,33,77,2002H,2006H,44,88,2003H,2007H,D,23,D,16,D,31,D,24,三、存储器扩展,位扩展：,数据位扩展以满足字长要求,字扩展：,地址空间扩展，以满足容量要求,多个存储芯片构成需要的内存空间，分别占据不同的地址范围，任一时刻仅有一片（或一组）被选中,4-4,存储器系统设计,问题,：,2164,（,64K*1,）芯片构成,128KB,存储器，需几片,2164,？,D,0,2164,2164,2164,2164,2164,2164,D,5,D,4,2164,D,6,位扩展,用,8,片,2164,（,64K*1,）,芯片构成,64KB,存储器,4-4,存储器系统设计,单元数不变，位数增加,2164,A,0,A,7,D,7,用两片,6264,（,8K8,位）构成,16KB,的存储器,字扩展,位数不变，增加单元数,6264,6264,A,12,A,0,D,7,D,0,4-4,存储器系统设计,A,13,译,码,电,路,D0D7,A0,A12,WE,OE,CE1,CE2,6264,芯片,四、存储器芯片的片选方法,输入一组信号变换产生有效的输出信号，用来选中某个芯片，从而确定该芯片的地址范围。,译码电路,A0,A12,MEMW,MEMR,高位地址信号,D0D7,CPU,8,位,4-4,存储器系统设计,