数字电路课件.ppt

单击此处编辑母版标题样式,abcd,单击此处编辑母版文本样式,abvd,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,abcd,单击此处编辑母版文本样式,abvd,第二级,第三级,第四级,第五级,*,第四章 组合逻辑电路,1,4.1,概述,一、组合逻辑电路的特点,逻辑电路,一、组合逻辑电路的特点,从功能上,从电路结构上,任意时刻,的输出仅,取决于该时刻的输入,不含记忆（存储）元件,二、逻辑功能的描述,组合逻辑 电路,组合逻辑电路的框图,4.2,组合逻辑电路,的分析与设计,4.2.1,组合逻辑电路分析方法,组合逻辑电路,逻辑 表达式,最简表达式,真值表,确定电路功能,推导,化简,列表,分析,【,例,1】,分析如图所示电路的逻辑,功能。,解：（,1,）由,G,1,，,G,2,，,G,3,各个门电路的输入、输出关系，推出整个组合逻辑电路的表达式：,1,&,1,o,Z,1,Z,2,A,B,C,G,1,G,2,G,3,F,（,2,）对该函数表达式进行化简：,（,3,）根据化简后的函数表达式，列出真值表。,A B C,Z,1,Z,2,F,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 1,0 0,0 0,0 0,0 0,0 0,0 0,1 0,1,0,0,0,0,0,0,1,（,4,）由真值表分析组合,逻辑电路的逻辑功能，当,A,、,B,、,C,三个输入一致时，输出为“,1”,，否则为“,0”,。所以该电路具有检测“输入不一致”的功能，也称“不一致电路”。,A B C,Z,1,Z,2,F,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 1,0 0,0 0,0 0,0 0,0 0,0 0,1 0,1,0,0,0,0,0,0,1,例,2,分析如图所示逻辑电路的功能。,1.,根据逻辑图写出输出函数的逻辑表达式,2.,列写真值表。,1,0,0,1,0,1,1,0,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,C,B,A,0,0,1,1,1,1,0,0,3.,确定逻辑功能：,解：,输入变量的取值中有奇数,个,1,时，,L,为,1,，否则,L,为,0,电路具有为奇校验功能。,如要实现偶校验，电路应做何改变？,例,3,试分析下图所示组合逻辑电路的逻辑功能。,解：,1,、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。,X,=,A,2,、列写真值表,X,=,A,真值表,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,Z,Y,X,C,B,A,0,0,0,0,1,1,1,1,0,0,1,1,1,1,0,0,0,1,0,1,1,0,1,0,这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，,0,表示正数，,1,表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。,3,、确定电路逻辑功能,真值表,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,Z,Y,X,C,B,A,0,0,0,0,1,1,1,1,0,0,1,1,1,1,0,0,0,1,0,1,1,0,1,0,【,课堂练习,】,分析下图,所示电路的逻辑,功能。,&,1,&,o,Z,1,Z,2,A,B,C,G,1,G,2,G,3,F,根据,化简后的函数表达式，,列出真值表，说明电路实现什么功能。,一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。,二、组合逻辑电路的设计步骤,逻辑抽象：根据实际逻辑问题的因果关系，分析确定输入,/,输出变量；定义逻辑状态的含意（赋值）；根据逻辑描述列出真值表。,由真值表写出函数式,选定器件类型，简化和变换逻辑表达式：对逻辑式化简（用门）公式变形,画出逻辑电路图,工艺设计,4.2.2,组合逻辑电路的设计方法,设计举例,设计一个监视交通信号灯状态的逻辑电路,如果信号灯,出现故障，,Z,为,1,R,A,G,Z,1.,抽象,输入变量,:,红（,R,）,、,黄（,A,）,、,绿（,G,）,输出变量：,故障信号（,Z,）,2.,写出逻辑表达式,输入变量,输出,R,A,G,Z,0,0,0,1,0,0,1,0,0,1,0,0,0,1,1,1,1,0,0,0,1,0,1,1,1,1,0,1,1,1,1,1,设计举例：,设计举例：,3.,选用小规模集成门电路,4.,卡诺图化简,5.,画出逻辑图,图,4.2.4,与门、或门,图,4.2.5,与非门,例,某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，,3,个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。,解：,1,、逻辑抽象,。,输入信号,:,I,0,、,I,1,、,I,2,分别为特快、直快和慢车的进站请求信号,且有进站请求时为,1,，没有请求时为,0,。,输出信号,:,L,0,、,L,1,、,L,2,分别为,3,个指示灯的状态，,且灯亮为,1,，灯灭为,0,。,输 入,输 出,I,0,I,1,I,2,L,0,L,1,L,2,0,0,0,0,0,0,1,1,0,0,0,1,0,1,0,0,0,1,0,0,1,根据题意列出真值表,(2),写出各输出逻辑表达式。,L,0,=,I,0,输 入,输 出,I,0,I,1,I,2,L,0,L,1,L,2,0,0,0,0,0,0,1,1,0,0,0,1,0,1,0,0,0,1,0,0,1,真值表,2,、根据真值表写出各输出逻辑表达式。,L,0,=,I,0,3,、根据要求将上式变换为与非形式,4,、根据输出逻辑表达式画出逻辑图。,例,试设计一个码转换电路，将,4,位格雷码转换为自然二进,制码。可以采用任何逻辑门电路来实现。,解：,(1),明确逻辑功能，列出真值表。,设输入变量为,G,3,、,G,2,、,G,1,、,G,0,为格雷码，,当输入格雷码按照从,0,到,15,递增排序时，,可列出逻辑电路真值表,输出变量,B,3,、,B,2,、,B,1,和,B,0,为自然二进制码。,0 1 1 1,0 1 0 0,0 1 1 0,0 1 0 1,0 1 0 1,0 1 1 1,0 1 0 0,0 1 1 0,0 0 1 1,0 0 1 0,0 0 1 0,0 0 1 1,0 0 0 1,0 0 0 1,0 0 0 0,0 0 0 0,B,3,B,2,B,1,B,0,G,3,G,2,G,1,G,0,输 出,输 入,1 1 1 1,1 0 0 0,1 1 1 0,1 0 0 1,1 1 0 1,1 0 1 1,1 1 0 0,1 0 1 0,1 0 1 1,1 1 1 0,1 0 1 0,1 1 1 1,1 0 0 1,1 1 0 1,1 0 0 0,1 1 0 0,B,3,B,2,B,1,B,0,G,3,G,2,G,1,G,0,输 出,输 入,逻辑电路真值表,(2),画出各输出函数的卡诺图，并化简和变换。,3,3,G,B,=,=,2,B,+,2,G,3,G,2,G,3,G,+,2,G,3,G,1,B,=,1,G,+,2,G,3,G,1,G,2,G,3,G,1,G,+,2,G,3,G,1,G,=(,2,G,3,G,),+,2,G,3,G,1,G,+,2,G,3,G,),+,2,G,3,G,1,G,=,3,G,2,G,1,G,0,B,=,3,G,2,G,1,G,0,G,(3),根据逻辑表达式，画出逻辑图,问题提出,真值表,逻辑表达式,化简变换,逻辑图,分析,归纳,化简,画图,组合逻辑电路,的设计,一、组合逻辑电路的一般设计方法,根据实际问题设计逻辑电路,【,例题,1】,设计一个三人投票表决器，三个投票人分别为,A,、,B,、,C,，按规定只要二人以上同意才能通过。,解：,第一步：由逻辑关系列出真值表,首先指明逻辑符号取“,0”,、“,1”,的含义。,三个按键,A,、,B,、,C,同意时为“,1”,，不同意为“,0”,。输出是,F,，输出为“,1”,表示通过,(,多数赞成,),，,为“,0”,表示不通过。,真值表,第二步：由真值表写出逻辑函数表达式,第三步：化简逻辑函数表达式,法,1,：用卡诺图化简,要求用与非门实现,法二：用代数法化简如下,&,&,&,&,A,B,C,Y,第四步,：,根据化简后的表达式画逻辑电路图,F,【,例题,2】,某汽车驾驶员培训班进行结业考试。有三名评判员，其中,A,为主评判员，,B,、,C,为副评判员。评判时按少数服从多数原则，但若主评判认为合格，也可通过。试用,与非门,构成逻辑电路实现评判的规定。,解：（,1,）根据逻辑设计要求，设定三个输入变量,A,、,B,、,C,，并规定取值为,0,，,1,的含义如下：,主评判,A,意见：,副评判,B,意见：,A,1,认为合格,A,0,认为不合格,B,1,认为合格,B,0,认为不合格,副评判,C,意见：,C,1,认为合格,C,0,认为不合格,Y,1,认为通过,Y,0,认为不通过,设输出变量,Y,：,（,2,）列真值表,真值表,（,3,）根据真值表写出逻辑表达式,（,4,）用卡诺图化简,（,5,）画出逻辑电路图,【,题,4.6】,P210,有一水箱由大、小两台水泵,M,L,和,M,S,供水，如图所示。水箱中设置了,3,个水位检测元件,A,、,B,、,C,。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，水面给出低电平。现要求水位超过,C,点时水泵停止工作；水位低于,C,点而高于,B,点时,M,S,单独工作；水位低于,B,点而高于,A,点时,M,L,单独工作；水位低于,A,点时,M,L,和,M,S,同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。,逻辑抽象：,A,：水位高于,A,点为,0,，反之为,1,B,：水位高于,B,点为,0,，反之为,1,C,：水位高于,C,点为,0,，反之为,1,M,S,：工作为,1,，反之为,0,M,L,：工作为,1,，反之为,0,解：,(1),根据工程问题抽象出逻辑问题，并作出逻辑规定,(,即逻辑赋值,),设：输入变量为,A,、,B,、,C,，输出变量为,M,S,、,M,L,。,A,：水位高于,A,点为,0,，反之为,1,B,：水位高于,B,点为,0,，反之为,1,C,：水位高于,C,点为,0,，反之为,1,M,S,：工作为,1,，反之为,0,M,L,：工作为,1,，反之为,0,（,2,）列出逻辑真值表,A,B,C,M,S,M,L,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,0,0,1,0,0,1,1,1,真值表,真值表中的,为约束项，,A,B,C,M,S,M,L,0,0,0,0,0,1,0,1,0,0,1,1,1,0,0,1,0,1,1,1,0,1,1,1,0,0,1,0,0,1,1,1,真值表,（,3,）利用卡诺图化简：,0,1,0,1,00,01,11,10,0,1,A,BC,M,S,0,0,1,1,00,01,11,10,0,1,A,BC,M,L,（,4,）画逻辑电路图,1,&,1,O,M,S,A,B,C,M,L,例,2,分析如图所示逻辑电路的功能。,1.,根据逻辑图写出输出函数的逻辑表达式,2.,列写真值表。,1,0,0,1,0,1,1,0,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,0,0,0,C,B,A,0,0,1,1,1,1,0,0,3.,确定逻辑功能：,解：,输入变量的取值中有奇数,个,1,时，,L,为,1,，否则,L,为,0,电路具有为奇校验功能。,如要实现偶校验，电路应做何改变？,4.3,若干常用组合逻辑电路,4.3.1,编码器,4.3.2,译码器,/,数据分配器,4.3.3,数据选择器,4.3.4,数值比较器,4.3.5,算术运算电路,1,、,),编码器,(Encoder),的概念与分类,编码：,赋予二进制代码特定含义的过程称为编码，将输入的每个高,/,低电平信号 变成一个对应的二进制代码。,如：,8421BCD,码中，用,1000,表示数字,8,如：,ASCII,码中，用,1000001,表示字母,A,等,编码器：,具有编码功能的逻辑电路。,4.3.1,编码器,能将每一个编码输入信号变换为不同的二进制的代码输出。,如,8,线,-3,线编码器：,将,8,个输入的信号分别编成,8,个,3,位二进,制数码,输出。,如,BCD,编码器：,将,10,个编码输入信号分别编成,10,个,4,位码输出。,编码器的逻辑功能,：,1,、,),编码器,(Encoder),的概念与分类,编码器的分类：,普通编码器和优先编码器。,普通编码器：,任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。,优先编码器：,允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。,1,、,),编码器,(Encoder),的概念与分类,二进制编码器的结构框图,普通二进制编码器,1,、编码器的工作原理,I,0,I,1,Y,n,-,1,Y,0,Y,1,1,n,2,-,I,二进制,编码器,2,n,个,输入,n,位二进,制码输出,4,线,2,线普通二进制编码器,(,设计,),特点：任何时刻只允许输入一个编码信号。,1,0,0,0,0,1,0,0,0,0,1,0,0,0,0,1,Y,0,Y,1,I,3,I,2,I,1,I,0,（,2,）逻辑功能表,设：编码器的输入为高电平有效。,（,a,）逻辑框图,4,输入,二进制码输出,1,1,0,1,1,0,0,0,一、,普通编码器,该电路是否可以再简化？,(2.),键盘输入,8421BCD,码编码器（分析）,代码输出,使能标志,编码输入,输,入,输,出,S,0,S,1,S,2,S,3,S,4,S,5,S,6,S,7,S,8,S,9,A,B,C,D,GS,1,1,1,1,1,1,1,1,1,1,0,0,0,0,0,1,1,1,1,1,1,1,1,1,0,1,0,0,1,1,1,1,1,1,1,1,1,1,0,1,1,0,0,0,1,1,1,1,1,1,1,1,0,1,1,0,1,1,1,1,1,1,1,1,1,1,0,1,1,1,0,1,1,0,1,1,1,1,1,1,0,1,1,1,1,0,1,0,1,1,1,1,1,1,0,1,1,1,1,1,0,1,0,0,1,1,1,1,0,1,1,1,1,1,1,0,0,1,1,1,1,1,0,1,1,1,1,1,1,1,0,0,1,0,1,1,0,1,1,1,1,1,1,1,1,0,0,0,1,1,0,1,1,1,1,1,1,1,1,1,0,0,0,0,1,该编码器为输入低电平有效,2,.,键盘输入,8421BCD,码编码器,功能表,当,所有的输入都为,1,时，,Y,1,Y,0,=,？,Y,1,Y,0,=00,无法输出有效编码。,结论：普通编码器不能同时输入两个已上的有效编码信号,I,2,=I,3,=,1 ,I,1,=I,0,=,0,时，,Y,1,Y,0,=,？,Y,1,Y,0,=00,普通编码器,特点：任何时刻只允许输入一个编码信号。,例：,3,位,二进制普通编码器,输 入,输 出,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,Y,2,Y,1,Y,0,1,0,0,0,0,0,0,0,0,0,0,0,1,0,0,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,0,0,1,0,0,0,0,0,1,1,0,0,0,0,1,0,0,0,1,0,0,0,0,0,0,0,1,0,0,1,0,1,0,0,0,0,0,0,1,0,1,1,0,0,0,0,0,0,0,0,1,1,1,1,P168,图,4.3.1,利用无关项化简，得：,优先编码器的提出：,实际应用中，经常有两个或更多输入编码信号同时有效。,必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。,识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。,特点：允许同时输入两个以上的 编码信号，但只对其中优先权最高的一个进行编码。,优先编码器,(,2),优先编码器线,(42,线优先编码器,),（设计）,（,1,）列出功能表,输 入,输 出,I,0,I,1,I,2,I,3,Y,1,Y,0,1,0,0,0,0,0,1,0,0,0,1,1,0,1,0,1,1,1,高,低,（,2,）写出逻辑表达式,（,3,）画出逻辑电路（略）,输入编码信号高电平有效，输出为二进制代码,输入编码信号优先级从高到低为,I,0,I,3,输入为编码信号,I,3,I,0,输出为,Y,1,Y,0,3,3,2,1,I,I,I,Y,+,=,3,3,2,1,0,I,I,I,I,Y,+,=,特点：允许同时输入两个以上的编码信号，但只对其中优先权 最高的一个进行编码。,例：,8,线,-3,线 优先编码器,（设,I,7,优先权最高,I,0,优先权最低）,输 入,输 出,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,Y,2,Y,1,Y,0,X,X,X,X,X,X,X,1,1,1,1,X,X,X,X,X,X,1,0,1,1,0,X,X,X,X,X,1,0,0,1,0,1,X,X,X,X,1,0,0,0,1,0,0,X,X,X,1,0,0,0,0,0,1,1,X,X,1,0,0,0,0,0,0,1,0,X,1,0,0,0,0,0,0,0,0,1,1,0,0,0,0,0,0,0,0,0,0,低电平有效,实例：,74HC148,图,4.3.3,选通信号,选通信号,S,是选通输入端,（使能端）,S=0,，工作,S=1,，停止，输出全,1,附加输出信号,为,0,时，电路工作,无,编码输入,为,0,时，电路工作,有,编码输入,输 入,输 出,1,X,X,X,X,X,X,X,X,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,1,1,0,1,0,X,X,X,X,X,X,X,0,0,0,0,1,0,0,X,X,X,X,X,X,0,1,0,0,1,1,0,0,X,X,X,X,X,0,1,1,0,1,0,1,0,0,X,X,X,X,0,1,1,1,0,1,1,1,0,0,X,X,X,0,1,1,1,1,1,0,0,1,0,0,X,X,0,1,1,1,1,1,1,0,1,1,0,0,X,0,1,1,1,1,1,1,1,1,0,1,0,0,0,1,1,1,1,1,1,1,1,1,1,1,0,状态,1,1,不工作,0,1,工作，但无输入,1,0,工作，且有输入,0,0,不可能出现,附加输出信号的状态及含意,Ys,:,在级联应用时，高位片的,Ys,端与低位片的,S,选通输入端（使能端）连接起来，可扩展编码功能,控制端扩展功能举例：,例：用两片,8,线,-3,线优先编码器,16,线,-4,线优先编码器,其中，的优先权最高,状态,1,1,不工作,0,1,工作，但无输入,1,0,工作，且有输入,0,0,不可能出现,第一片为高优先权,只有,(1),无编码输入时，,(2),才允许工作：利用,(1),的,Ys,连接,(2),的选通输入,S,即可。,第,(1),片 时表示对,的,编码,低,3,位输出应是两片的输出,的“,与非,”,输 入,输 出,1,X,X,X,X,X,X,X,X,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,1,1,0,1,0,X,X,X,X,X,X,X,0,0,0,0,1,0,0,X,X,X,X,X,X,0,1,0,0,1,1,0,0,X,X,X,X,X,0,1,1,0,1,0,1,0,0,X,X,X,X,0,1,1,1,0,1,1,1,0,0,X,X,X,0,1,1,1,1,1,0,0,1,0,0,X,X,0,1,1,1,1,1,1,0,1,1,0,0,X,0,1,1,1,1,1,1,1,1,0,1,0,0,0,1,1,1,1,1,1,1,1,1,1,1,0,思考：,为何,74HC148(1),使能端接地？,为何,74HC148(1),的,Y,S,去控制,74HC148(2),的使能端？,优先编码器,CD4532,的示意框图、引脚图,2,集成电路编码器,CD4532,电路图,优先编码器,CD4532,功能表,输 入,输 出,EI,I,7,I,6,I,5,I,4,I,3,I,2,I,1,I,0,Y,2,Y,1,Y,0,GS,EO,L,L,L,L,L,L,H,L,L,L,L,L,L,L,L,L,L,L,L,H,H,H,H,H,H,H,L,H,L,H,H,H,L,H,L,H,L,L,H,H,L,H,H,L,H,L,L,L,H,H,L,L,H,L,H,L,L,L,L,H,L,H,H,H,L,H,L,L,L,L,L,H,L,H,L,H,L,H,L,L,L,L,L,L,H,L,L,H,H,L,H,L,L,L,L,L,L,L,H,L,L,L,H,L,为什么要设计,GS,、,EO,输出信号？,用二片,CD4532,构成,16,线,-4,线优先编码器,其逻辑图如下图所示，试分析其工作原理。,。,0,0,0 0 0 0 0,无编码输出,0,。,1,1,0 0 0 0,0,若无有效电平输入,0 1 1 1,那块芯片的优先级高？,1,若有效电平输入,。,1,0,1 0 0 0,0,若有效电平输入,1 1 1 1,译码器的分类：,译码,：,译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号,.(,即电路的某种状态，如高、低电平信号,),1,译码器的概念与分类,译码器,：,具有译码功能的逻辑电路称为译码器,。,唯一地址译码器,代码变换器,将一系列代码转换成与之一一对应的有效信号。,将一种代码转换成另一种代码。,二进制译码器,二,十进制译码器,显示译码器,常见的唯一地址译码器：,4.3.2,译码器,/,数据分配器,2,线,-4,线译码器的逻辑电路,(,分析）,L,H,H,H,H,H,L,H,L,H,H,L,H,L,H,H,L,H,H,L,L,H,H,H,L,L,L,L,H,H,H,H,H,Y,3,Y,2,Y,1,Y,0,A,0,A,1,E,输出,输,入,功能表,（,1.,）二进制译码器,n,个输入端,使能输入端,2,n,个输出端,设输入端的个数为,n,，,输出端的个数为,M,则有,M,=2,n,2,、集成电路译码器,(a),74HC139,集成译码器,(1.),二进制译码器,L,H,H,H,H,H,L,H,L,H,H,L,H,L,H,H,L,H,H,L,L,H,H,H,L,L,L,L,H,H,H,H,H,Y,3,Y,2,Y,1,Y,0,A,0,A,1,E,输出,输 入,功能表,逻辑符号说明,逻辑符号框外部的,符号，表示外部输入或输出信号,名称，字母上面的,“,”,号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量上面的,“,”,号参与运算，则在画逻辑图或验证真值表时，注意将其还原为低有效符号,。,E,1,A,1,1,1,&,&,&,&,Y,0,Y,1,Y,2,Y,3,A,0,Y,0,Y,2,Y,1,Y,3,E,A,1,A,0,(b)74HC138(74LS138),集成译码器,引脚图,逻辑图,74HC138,集成译码器,逻辑图,74HC138,集成译码器功能表,L,H,H,H,H,H,H,H,H,H,H,L,L,H,H,L,H,H,H,H,H,H,L,H,H,L,L,H,H,H,L,H,H,H,H,H,H,L,H,L,L,H,H,H,H,L,H,H,H,H,L,L,H,L,L,H,H,H,H,H,L,H,H,H,H,H,L,L,L,H,H,H,H,H,H,L,H,H,L,H,L,L,L,H,H,H,H,H,H,H,L,H,H,L,L,L,L,H,H,H,H,H,H,H,H,L,L,L,L,L,L,H,H,H,H,H,H,H,H,H,L,H,H,H,H,H,H,H,H,H,X,H,H,H,H,H,H,H,H,H,A,2,E,3,输 出,输 入,A,1,A,0,L,H,H,H,H,H,H,H,H,H,H,L,L,H,H,L,H,H,H,H,H,H,L,H,H,L,L,H,H,H,L,H,H,H,H,H,H,L,H,L,L,H,H,H,H,L,H,H,H,H,L,L,H,L,L,H,H,H,H,H,L,H,H,H,H,H,L,L,L,H,H,H,H,H,H,L,H,H,L,H,L,L,L,H,H,H,H,H,H,H,L,H,H,L,L,L,L,H,H,H,H,H,H,H,H,L,L,L,L,L,L,H,H,H,H,H,H,H,H,H,L,H,H,H,H,H,H,H,H,H,X,H,H,H,H,H,H,H,H,H,A,2,E,3,输 出,输 入,A,1,A,0,1,、已知下图所示电路的,输入信号的波形试画出译码器输出的波形。,译码器的应用,2,、,译码器的扩展,用,74X139,和,74X138,构成,5,线,-32,线译码器,3,线,8,线译码器的,含三变量函数的全部最小项。,Y,0,Y,7,基于这一点用该器件能够方便地实现三变量逻辑函数。,3,、用译码器实现逻辑函数。,.,.,.,当,E,3,=1,，,E,2,=E,1,=0,时,用一片,74HC138,实现函数,首先将函数式变换为最小项之和的形式,在译码器的输出端加一个与非门，即可实现给定的组合,逻辑函数,.,举例,例：利用,74HC138,设计一个多输出的组合逻辑电路，输出逻辑函数式,为：,数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。,数据分配器示意图,用,74HC138,组成,数据分配器,用译码器实现数据分配器,0,1,0,当,ABC,=010,时，,Y,2,=,D,C,B,A,输 入,输 出,E,3,E,2,E,1,A,2,A,1,A,0,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,L,L,X,X,X,X,H,H,H,H,H,H,H,H,H,L,D,L,L,L,D,H,H,H,H,H,H,H,H,L,D,L,L,H,H,D,H,H,H,H,H,H,H,L,D,L,H,L,H,H,D,H,H,H,H,H,H,L,D,L,H,H,H,H,H,D,H,H,H,H,H,L,D,H,L,L,H,H,H,H,D,H,H,H,H,L,D,H,L,H,H,H,H,H,H,D,H,H,H,L,D,H,H,L,H,H,H,H,H,H,D,H,H,L,D,H,H,H,H,H,H,H,H,H,H,D,74HC138,译码器作为数据分配器时的功能表,集成二,十进制译码器,7442,功能：将,8421BCD,码译成为,10,个状态输出。,功能表,十进,制数,BCD,输入,输 出,A,3,A,2,A,1,A,0,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,Y,8,Y,9,0,L,L,L,L,L,H,H,H,H,H,H,H,H,H,1,L,L,L,H,H,L,H,H,H,H,H,H,H,H,2,L,L,H,L,H,H,L,H,H,H,H,H,H,H,3,L,L,H,H,H,H,H,L,H,H,H,H,H,H,4,L,H,L,L,H,H,H,H,L,H,H,H,H,H,5,L,H,L,H,H,H,H,H,H,L,H,H,H,H,6,L,H,H,L,H,H,H,H,H,H,L,H,H,H,7,L,H,H,H,H,H,H,H,H,H,H,L,H,H,8,H,L,L,L,H,H,H,H,H,H,H,H,L,H,9,H,L,L,H,H,H,H,H,H,H,H,H,H,L,对于,BCD,代码以外的伪码（,1010,1111,这,6,个代码）,Y,0,Y,9,均为高电平。,（,2,）集成二,十进制译码器,7442,显示译码器,1.,七段显示译码器,（,1,）最常用的显示器有：半导体发光二极管和液晶显示器。,共阳极显示器,共阴极显示器,a,b,c,d,f,g,e,显示器分段布局图,a,b,c,d,f,g,a b c d e f g,1 1 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,共阴极显示器,4.3.2,译码器,/,数据分配器,共,阳极,共,阴极,Y,a,A,3,A,2,A,1,A,0,+V,CC,+V,CC,显示,译码器,共阳,Y,b,Y,c,Y,d,Y,e,Y,f,Y,g,0,0,0,0,0,0,0,0,0,0,1,a,e,b,c,f,g,d,Y,a,A,3,A,2,A,1,A,0,+V,CC,显示,译码器,共阴,Y,b,Y,c,Y,d,Y,e,Y,f,Y,g,0,0,0,0,1,1,1,1,1,1,0,显示器不同译码电路也不同,共阳极显示器,共阴极显示器,4.3.2,译码器,/,数据分配器,常用的集成七段显示译码器,-CMOS,七段显示译码器,74HC4511,LT,H,H,L,H,H,H,H,H,L,L,H,H,H,L,9,H,H,H,H,H,H,H,L,L,L,H,H,H,L,8,L,L,L,L,H,H,H,H,H,H,L,H,H,L,7,H,H,H,H,H,L,L,L,H,H,L,H,H,L,6,H,H,L,H,H,L,H,H,L,H,L,H,H,L,5,H,H,L,L,H,H,L,L,L,H,L,H,H,L,4,H,L,L,H,H,H,H,H,H,L,L,H,H,L,3,H,L,H,H,L,H,H,L,H,L,L,H,H,L,2,L,L,L,L,H,H,L,H,L,L,L,H,H,L,1,L,H,H,H,H,H,H,L,L,L,L,H,H,L,0,g,f,e,d,c,b,a,字形,输 出,输 入,十进制或功能,D,3,D,2,D,1,D,0,BL,LE,CMOS,七段显示译码器,74HC4511,功能表,*,*,H,H,H,锁 存,熄灭,L,L,L,L,L,L,L,H,L,灭 灯,H,H,H,H,H,H,H,L,灯 测 试,熄灭,L,L,L,L,L,L,L,H,H,H,H,H,H,L,15,熄灭,L,L,L,L,L,L,L,L,H,H,H,H,H,L,14,熄灭,L,L,L,L,L,L,L,H,L,H,H,H,H,L,13,熄灭,L,L,L,L,L,L,L,L,L,H,H,H,H,L,12,熄灭,L,L,L,L,L,L,L,H,H,L,H,H,H,L,11,熄灭,L,L,L,L,L,L,L,L,H,L,H,H,H,L,10,LT,g,f,e,d,c,b,a,字形,输 出,输 入,十进制,或功能,BL,LE,D,3,D,2,D,1,D,0,CMOS,七段显示译码器,74HC4511,功能表,(,续,),例 由,74HC4511,构成,24,小时及分钟的译码电路如图所示，,试分析小时高位是否具有零熄灭功能。,4.3.3,数据选择器,1,、数据选择器的定义与功能,数据选择的功能,：,在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。,数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，,又称,“,多路开关,”,。,4,选,1,数据选择器,2,位地址码输入端,使能信号输入端，低电平有效,1,路数据输出端,（,1,）逻辑电路,数,据,输,入,端,（,2,）工作原理及逻辑功能,0 0,I,3,0 1,1 0,1 1,=1,=0,0,1,Y,S,0,S,1,E,地址,使能,输出,输,入,功能表,000,I,0,001,I,1,010,I,2,011,I,3,例：用两个“四选一”接成“八选一”,“四选一”只有,2,位地址输入，从四个输入中选中一个,“八选一”的八个数据需要,3,位地址代码指定其中任何一个,74LS151,功能框,图,D,7,Y,Y,E,74,HC,151,D,6,D,5,D,4,D,3,D,2,D,1,D,0,S,2,S,1,S,0,2,、集成电路数据选择器,8,选,1,数据选择器,74HC151,2,、集成电路数据选择器,2,个互补输出端,8,路数据输入端,1,个使能输入端,3,个地址输入端,74LS151,的逻辑图,输 入,输 出,使 能,选 择,Y,Y,E,S,2,S,1,S,0,H,X,X,X,L,H,L,L,L,L,D,0,L,L,L,H,D,1,L,L,H,L,D,2,L,L,H,H,D,3,L,H,L,L,D,4,L,H,L,H,D,5,L,H,H,L,D,6,L,H,H,H,D,7,3,、,74LS151,的功能表,当,E,=1,时，,Y=0,。,当,E,=0,时,数据选择器组成逻辑函数产生器,控制,D,i,，,就可得到不同的逻辑函数。,4,、数据选择器,74LS151,的,应用,当,D,0,=,D,3,=,D,5,=,D,7,=0,D,1,=,D,2,=,D,4,=,D,6,=1,时：,当,D,0,=D,3,=,D,5,=,D,7,=1,D,1,=,D,2,=,D,4,=,D,6,=0,时：,D,7,Y,Y,E,74LS151,D,6,D,5,D,4,D,3,D,2,D,1,D,0,S,2,S,1,S,0,当,E,=0,时,：,比较,Y,与,L,，当,D,3,=,D,5,=,D,6,=,D,7,=1,D,0,=,D,1,=,D,2,=,D,4,=0,时,，,D,7,E,74HC151,D,6,D,5,D,4,D,3,D,2,D,1,D,0,S,2,S,1,S,0,L,Y,X,Y,Z,1,0,Y,=,L,例,1,试用,8,选,1,数据选择器,74LS151,产生逻辑函数,解,:,试用,74HC151,设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,比较,Y,与,Z,，,当,D,0,=,D,3,=,D,5,=,D,6,=,D,7,=1,D,1,=,D,2,=,D,4,=0,时,，,Y,=,Z,D,7,E,74HC151,D,6,D,5,D,4,D,3,D,2,D,1,D,0,S,2,S,1,S,0,Z,Y,R,Y,G,1,0,利用,8,选,1,数据选择器组成函数产生器的一般步骤,a,、,将函数变换成最小项表达式,b,、,将使器件处于使能状态,c,、,地址,信号,S,2,、,S,1,、,S,0,作为函数的输入变量,d,、处理数据输入,D,0,D,7,信号电平。逻辑表达式中有,m,i,则相应,D,i,=1,，其他的数据输入端均为,0,。,总结,:,用两片,74151,组成二位八选一的数据选择器,数据选择器的扩展,位的扩展,字的扩展,将,两片,74LS151,连接成一个,16,选,1,的数据选择器，,实现并行数据到串行数据的转换,4.3.4,加法器,在两个,1,位二进制数相加时，不考虑低位来的进位的相加,-,半加,在两个二进制数相加时，考虑低位进位的相加,-,全加,加法器分为半加器和全加器两种。,半加器,全加器,1,、半加器和全加器,两个,4,位二进制数相加,:,（,1,）,1,位半加器（,Half Adder,）,不考虑低位进位，将两个,1,位二进制数,A,、,B,相加的器件。,半加器的真值表,逻辑表达式,1,0,0,0,C,0,1,1,1,1,0,1,0,1,0,0,0,S,B,A,半加器的真值表,B,A,B,A,S,+,=,如用与非门实现最少要几个门,?,CO=AB,逻辑图,1,位加法器,输 入,输 出,A,B,S,CO,0,0,0,0,0,1,1,0,1,0,1,0,1,1,0,1,（,2,）全加器（,Full Adder,）,1,1,1,0,1,0,0,1,1,0,0,1,0,1,0,0,全加器真值表,全加器能进行加数、被加数和低位来的进位