第18章触发器及时序逻辑电路.ppt

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第18章 触发器及时序逻辑电路,第,18,章,触发器及时序逻辑电路,18.1,触发器的基本概念及逻辑功能,18.2 触发器逻辑功能的表示方法,习题,18,18.1,触发器的基本概念及逻辑功能,18.1.1,触发器的基本概念,触发器有两个基本特征：,它有两个稳定状态，可以分别用于表示二进制码,0,和,1,；,在输入信号的作用下，它的两个稳定的工作状态可以相互转换（被置,1,或,0,），输入,信号消失后，新的稳定状态能够保持下来。从这两个特征可说明触发器具有记忆功能。,18.1.2,触发器的逻辑功能,1.,基本,RS,触发器,基本,RS,触发器又称为,RS,锁存器，它是一种形式最简单的触发器，其电路结构和逻辑符号如,图,18.1,所示。,图,18.1,基本,RS,触发器,(,a),电路结构,;(,b),逻辑符号,从图,18.1(,a),可知基本,RS,触发器是用两个与非门组成的，且,G,1,和,G,2,两个与非门的性能和,作用都相同，,S,D,称为置位端，,R,D,称为复位端。其逻辑功能的分析如下：,当,S,D,=1,，,R,D,=0,时，,Q=1,，,Q=0,，,触发器被置于,1,。此时,S,D,=1,，,则,S,D,=0,，,G,1,门输入为,0,（,S,D,Q=0,），,使输出为,Q=0,，,Q=1,，,触发器置,1,，,Q,n+1,=1,。,当,S,D,=0,，,R,D,=1,时，,Q=0,Q=1,，,触发器被置于,0,。此时,S,D,=0,，,则,S,D,=1,，,R,D,=1,，,则,R,D,=0,，,G,2,门的输入为,0,（,R,D,Q=0,），,使输出,Q=1,，,Q=0,，,触发器置,0,，,Q,n,+1,=0,。,当,S,D,=R,D,=0,，,S,D,=R,D,=1,时，电路处于保持功能，,Q,n,=,Q,n,+1,=1,。,当,S,D,=R,D,=1,，,S,D,=R,D,=0,时，,Q=Q=0,或,Q=Q=1,是一个不确定状态，因此无法确定触发器的状态。,把触发器原来的状态（现态）用,Q,n,表示，触发器变化后新状态（次态）用,Q,n,+,1,表示，可将上述逻辑关系列成真值表18.1，称为触发器特性表（功能表）。,表,18.1,基本,RS,触发器特性表,例,18.1,图,18.2,所示为基本,RS,触发器电路和输入端,S,D,、,R,D,的信号波形，试求,Q,和,Q,端的输出波形，设,t,=0,时刻,Q,n,=0,（,初始状态）。,解,根据表,18.1,触发器的状态，可画出,Q,和,Q,的波形。,由于,RS,触发器的输出受到输入信号电平的直接控制，因此其输出随输入信号的变化而变化。此时的输入信号易受到干扰，影响输出正确结果。另外，其同步性较差，与其它触,发器配合使用时工作无法协调，为此，需引入时钟控制的触发器。,图,18.2,例,18.1,信号波形,2.,同步,RS,触发器,图,18.3,所示为同步,RS,触发器的逻辑图和逻,辑符号。,图,18.3,同步,RS,触发器,(,a),逻辑图；,(,b),逻辑符号,(1),同步,RS,触发器的电路结构由两部分组成：,(2),逻辑功能：它的特性如表,18.2,所示。,表,18.2,同步,RS,触发器特性表,例,18.2,已知同步,RS,触发器的输入信号波形如图,18.4,所示，试画出,Q,和,Q,端的电压波形。设触发器的初始状态为,Q,n,=0,。,图,18.4,例,18.2,信号波形,3.,同步触发器,为避免同步,RS,触发器同时出现,R,和,S,都为,1,的情况，可在,R,和,S,之间接入非门,G,5,，,如图,18,.5,所示。这种单输入的触发器称为,D,触发器。,图,18.5,D,触发器,(,a),逻辑图；,(,b),逻辑符号,由此可列出同步,D,触发器的特性表，见表,18.3,。,表,18.3,D,触发器特性表,4.,主从结构的触发器,1),主从,RS,触发器,主从,RS,触发器是由两个同样的同步,RS,触发器组成的，但它们的时钟信号相位相反。其电路,结构及逻辑符号如图,18.6,所示。,主从,RS,触发器是,CP,脉冲的下降沿触发翻转，其特性如表18.4所示。,图,18.6,主从,RS,触发器,(,a),电路结构；,(,b),逻辑符号,表,18.4,主从,RS,触发器特性表,2),主从,JK,触发器,虽然采用了主从结构的触发器能够保证输出状态在每个时钟周期内只能改变一次，但主从,RS,触发器仍需遵守,RS=0,的约束条件。为了在,R=S=1,时，触发器的状态也确定，于是引入主从,结构,JK,触发器，其电路结构和逻辑符号如图,18.7,所示。,由上述的逻辑关系可得到主从,JK,触发器的特性表，如表,18.5,所示。,图,18.7,主从,JK,触发器,（,a,）,电路结构；（,b,）,逻辑符号,表,18.5,主从,JK,触发器特性表,例,18.3,设,JK,触发器的初始状态,Q,n,=0,，,试根据图,18.8,所示输入波形图画出输出波形图。,解,输出波形如图,18.8,所示。,图,18.8,例,18.3,波形图,5.,T,触发器,T,触发器是在时钟脉冲,CP,的作用下，具有保持和翻转功能的触发器。,T,触发器只有一个输入端,T,，,当,T=0,时，触发器保持原状态；当,T=1,时，在,CP,脉冲到达后，触发器就翻转一次。,T,触发器的逻辑符号如图,18.9,所示,其特性表如表,18.6,所示。从表中可看出，,T=0,时触发器,的状态保持不变，,T=1,时在,CP,脉冲的作用下触发器翻转。,图,18.9,T,触发器的逻辑符号,表,18.6,T,触发器特性表,18.1.3,边沿触发器,图,18.10,所示为边沿,JK,、,D,、,T,触发器的逻辑符号。,图,18.10,边沿,JK,、,D,、,T,触发器的逻辑符号,18.2,触发器逻辑功能的表示方法,18.2.1,触发器的电路结构和逻辑功能的关系,逻辑功能指触发器的次态（,Q,n,+1,）,和现态（,Q,n,）,及输入信号之间在稳态下的逻辑关系。根据逻辑功能的不同，触发器可分为,RS,、,JK,、,D,、,T,触发器等。根据电路结构的不同，触发器可分为：基本,RS,触发器、同步,RS,触发器、主从结构触发器、边沿触发器等。,同一种逻辑功能的触发器可以用不同的电路结构实现，而同一种电路结构又可以构成不同,逻辑功能的触发器，这就是触发器的电路结构和逻辑功能之间的关系。,18.2.2,触发器逻辑功能的表示方法,1.,RS,触发器的逻辑功能及表示方法,无论电路结构如何，凡在时钟信号作用下，符合特性表,18.7,所规定逻辑功能的触发器均,称为,RS,触发器。,RS,触发器的特性方程为,RS,触发器的状态转换图如图,18.11,所示,其中的箭头表明状态转换的走向，同时,也表明转换的条件。,表,18.7,RS,触发器特性表,图,18.11,RS,触发器状态转换图,2.,JK,触发器的逻辑功能及表示方法,无论电路结构如何，凡在时钟信号作用下，符合特性表,18.8,所示逻辑功能的触发器都称为,JK,触发器。,表,18.8,JK,触发器特性表,JK,触发器的特性方程为,JK,触发器的状态转换图如图,18.12,所示，其中的箭头表明状态转换的走向，同时也表明转,换的条件。,图,18.12,JK,触发器状态转换图,3.,T,触发器的逻辑功能及表示方法,具备以下逻辑功能的触发器称为,T,触发器：当控制信号,T=1,时，每来一个脉冲,CP,信号，它的输出状态就翻转一次；而当,T=0,时，,CP,脉冲信号到达后它的状态保持不变。,T,触发器的特性如表,18.9,所示。,T,触发器的特性方程为,Q,n,+1,=,TQ,n,+,TQ,n,T,触发器的状态转换图如图,18.13,所示,其,中的箭头表明状态转换的走向，同时也说明转换的条件。,表,18.9,T,触发器特性表,图,18.13,T,触发器状态转换图,4.,D,触发器的逻辑功能及表示方法,无论电路结构采用什么形式，凡在时钟信号,CP,的作用下，逻辑功能符合特性表,18.10,所规定逻辑功能的触发器均称为,D,触发器。,D,触发器的特性方程为,Q,n,+1,=D,D,触发器的状态转换图如图,18.14,所示,其中的箭头表明状态转换的走向，同时,也表明转换的条件。,表,18.10,D,触发器特性表,图,18.14,D,触发器状态转换图,18.2.3,触发器的应用,1.,用触发器组成分频电路,如果每次,CP,脉冲使触发器翻转一次，则触发器输出的是,CP,信号的,2,次分频，如果,N,级触发器级联，则可分别得到,2,，,2,2,:,2,N,次分频信号。图,18.15,所示是一种,3/2,次分,频电路及输出波形。,图,18.15 3/2,次分频电路及输出波形,(,a),电路；,(,b),输出波形,2.,信号检测电路,电路如图,18.16,所示，电路由,JK,触发器构成，检测在,CP=1,期间是否有输出脉冲存在。,图,18.16,信号检测电路,(,a),电路；,(,b),输出波形,习题,18,1.,基本,RS,触发器的输入信号,的波形如题图,18.1,所示，试画出,Q,和 的波形。,题图,18.1,2.,试分析题图,18.2,所示电路的逻辑功能，并列出真值表。,题图,18.2,3.,已知,TTL,主从,JK,触发器输入端,J,、,K,及时钟脉冲,CP,波形如题图,18.3,所示，试画出内部主触发器,Q,端及输出端,Q,的波形。设触发器初态为,0,。,题图,18.3,4.,触发器电路及相关波形如题图,18.4,所示。,（,1,）,写出该触发器的次态方程；,（,2,）,对应给出波形画出,Q,端波形（设起始状态,Q=0,）。,题图,18.4,5.,同步,RS,触发器和基本,RS,触发器在电路结构和动作特点上有哪些不同？,6.,设题图,18.5,中触发器的初始状态为,0,，试画出在,CP,及输入信号作用下触发器的波形。,题图,18.5,7.,在题图,18.6,（,a,）,中,F,1,是,D,触发器，,F,2,是,JK,触发器，,CP,和,A,的波形如题图,18.6,（,b,）,所示，试画出,Q,1,、,Q,2,的波形。,题图,18.6,8.,试分别画出由主从,RS,触发器构成,JK,、,D,、,T,和,T,触发器电路。,9.,试分析题图,18.7,所示时序电路的逻辑功能。,题图,18.7,10.,试分析题图,18.8,所示时序电路的逻辑功能。,题图,18.8,11.,试画出由主从,JK,触发器构成的四位右移寄存器的逻辑图。,12.,用异步二进制计数器从,0,计到下列十进制数，需要多少个触发器？,(1)14,；,(2)60,；,(3)100,；,(4)180,。,13.,试设计一个由主从,JK,触发器组成的,8421,码异步五进制计数器。,