第六章-时序逻辑电路(辅助).ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第六章 时序逻辑电路,6.1,时序逻辑电路的基本概念,一、时序逻辑电路的结构及特点,时序逻辑电路,任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关,。,时序电路的特点：（,1,）含有具有记忆元件（最常用的是触发器）。,（,2,）,具有反馈通道。,一、分析时序逻辑电路的一般步骤,1,由逻辑图写出下列各逻辑方程式：,（,1,）各触发器的时钟方程。,（,2,）时序电路的输出方程。,（,3,）各触发器的驱动方程。,2,将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。,3,根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。,4,根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。,6.2,时序逻辑电路的一般分析方法,二、同步时序逻辑电路的分析举例,例,6.2.1,：,试分析图,6.2.2,所示的时序逻辑电路。,解：该电路为同步时序逻辑电路，时钟方程可以不写。,（,1,）写出输出方程：,（,2,）写出驱动方程：,（,3,）写出,JK,触发器的特性方程，然后将各驱动方程代入,JK,触发器的特性方程，得各触发器的次态方程：,（,4,）作状态转换表及状态图,当,X,=0,时：触发器的次态方程简化为：,输出方程简化为：,由此作出状态表及状态图。,当,X=1,时：触发器的次态方程简化为：,输出方程简化为：,由此作出状态表及状态图。,将,X=0,与,X=1,的状态图合并,起来得完整的状态图。,根据状态表或状态图，可画出在,CP,脉冲作用下电路的时序图。,（,5,）画时序波形图。,（,6,）逻辑功能分析：,当,X,=1,时，按照减,1,规律从,10010010,循环变化，,并每当转换为,00,状态（最小数）时，输出,Z,=1,。,该电路一共有,3,个状态,00,、,01,、,10,。,当,X,=0,时，按照加,1,规律,从,00011000,循环变化，,并每当转换为,10,状态（最大数）时，,输出,Z,=1,。,所以该电路是一个可控的,3,进制计数器。,CP,1,=,Q,0,（当,FF,0,的,Q,0,由,01,时，,Q,1,才可能改变状态。）,三、异步时序逻辑电路的分析举例,例,6.2.2,：,试分析图,6.2.7,所示的时序逻辑电路,该电路为异步时序逻辑电路。具体分析如下：,（,1,）写出各逻辑方程式。,时钟方程：,CP,0,=,CP,（,时钟脉冲源的上升沿触发。,）,输出方程：,各触发器的驱动方程：,（,3,）,作状态转换表。,（,2,）将各驱动方程代入,D,触发器的特性方程，得各触发器的次态方程：,（,CP,由,01,时此式有效）,（,Q,0,由,01,时此式有效）,（,4,）作状态转换图、时序图。,（,5,）逻辑功能分析,由状态图可知：该电路一共有,4,个状态,00,、,01,、,10,、,11,，在时钟脉冲作用下，按照减,1,规律循环变化，所以是一个,4,进制减法计数器，,Z,是借位信号。,计数器,用以统计输入脉冲,CP,个数的电路。,6.3,计数器,计数器的分类：,（,2,）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。,（,1,）按计数进制可分为二进制计数器和非二进制计数器。,非二进制计数器中最典型的是十进制计数器。,（,3,）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。,一、二进制计数器,1,二进制异步计数器,（,1,）二进制异步加法计数器（,4,位）,工作原理：,4,个,JK,触发器都接成,T,触发器。,每当,Q,2,由,1,变,0,，,FF,3,向相反的状态翻转一次。,每来一个,CP,的下降沿时，,FF,0,向相反的状态翻转一次；,每当,Q,0,由,1,变,0,，,FF,1,向相反的状态翻转一次；,每当,Q,1,由,1,变,0,，,FF,2,向相反的状态翻转一次；,用“观察法”作出该电路的时序波形图和状态图。,由时序图可以看出，,Q,0,、,Q,l,、,Q,2,、,Q,3,的周期分别是计数脉冲,(,CP,),周期的,2,倍、,4,倍、,8,倍、,16,倍，因而计数器也可作为分频器。,（,2,）二进制异步减法计数器,用,4,个上升沿触发的,D,触发器组成的,4,位异步二进制减法计数器。,工作原理,：,D,触发器也都接成,T,触发器,。,由于是上升沿触发，则应将低位触发器的,Q,端与相邻高位触发器的时钟脉冲输入端相连，即从,Q,端取借位信号。,它也同样具有分频作用。,二进制异步减法计数器的,时序波形图和状态图。,在异步计数器中，高位触发器的状态翻转必须在相邻触发器产生进位信号,（加计数）或借位信号（减计数）之后才能实现，所以工作速度较低。,为了提高计数速度，可采用同步计数器。,2,二进制同步计数器,（,1,）二进制同步加法计数器,由于该计数器的翻转规律性较强，只需用,“,观察法,”,就可设计出电路：,因为是,“,同步,”,方式，,所以将所有触发器的,CP,端连在一起，接计,数脉冲。,然后分析状态图，,选择适当的,JK,信号。,分析状态图可见：,FF,0,：,每来一个,CP,，,向相反的状态翻转一次。所以选,J,0,=,K,0,=1,。,FF,1,：当,Q,0,=1,时，来一个,CP,，,向相反的状态翻转一次。所以选,J,1,=,K,1,=,Q,0,。,FF,2,：当,Q,0,Q,1,=1,时，来一个,CP,，,向相反的状态翻转一次。所以选,J,2,=,K,2,=,Q,0,Q,1,FF,3,：当,Q,0,Q,1,Q,3,=1,时，,来一个,CP,，,向相反的状态翻转一次。所以选,J,3,=,K,3,=,Q,0,Q,1,Q,3,（,2,）二进制同步减法计数器,分析,4,位二进制同步减法计数器的状态表，很容易看出，只要将各触发器的驱动方程改为：,将加法计数器和减法计数器合并起来，并引入一加,/,减控制信号,X,便构成,4,位二进制同步可逆计数器，各触发器的驱动方程为：,就构成了,4,位二进制同步减法计数器。,（,3,）二进制同步可逆计数器,当控制信号,X,=1,时，,FF,1,FF,3,中的各,J,、,K,端分别与低位各触发器的,Q,端相连，作加法计数。,作出二进制同步可逆计数器的逻辑图：,当控制信号,X,=0,时，,FF,1,FF,3,中的各,J,、,K,端分别与低位各触发器的端相连，作减法计数。,实现了可逆计数器的功能。,3,集成二进制计数器举例,（,1,）,4,位二进制同步加法计数器,74161,异步清零。,74161,具有以下功能：,计数。,同步并行预置数。,RCO,为进位输出端。,保持。,（,2,）,4,位二进制同步可逆计数器,74191,二、非二进制计数器,N,进制计数器又称模,N,计数器。,当,N,=2,n,时，就是前面讨论的,n,位二进制计数器；,当,N,2,n,时，为非二进制计数器。非二进制计数器中最常用的是十进制计数器。,1,8421,BCD,码同步十进制加法计数器,用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。,（,1,）写出驱动方程：,然后将各驱动方程代入,JK,触发器的特性方程，得各触发器的次态方程：,（,2,）转换成次态方程：,先写出,JK,触发器的特性方程,（,3,）作状态转换表。,设初态为,Q,3,Q,2,Q,1,Q,0,=0000,，,代入次态方程进行计算，,得状态转换表如表,6.3.5,所示。,（,4,）作状态图及时序图。,（,5,）检查电路能否自启动,用同样的分析的方法分别求出,6,种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。,由于电路中有,4,个触发器，它们的状态组合共有,16,种。而在,8421,BCD,码计数器中只用了,10,种，称为有效状态。其余,6,种状态称为无效状态。,当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有,自启动,能力,。,2,8421,BCD,码异步十进制加法计数器,CP,2,=,Q,1,（当,FF,1,的,Q,1,由,10,时，,Q,2,才可能改变状态。）,用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：,（,1,）写出各逻辑方程式。,时钟方程：,CP,0,=,CP,（,时钟脉冲源的下降沿触发。）,CP,1,=,Q,0,（当,FF,0,的,Q,0,由,10,时，,Q,1,才可能改变状态。,),CP,3,=,Q,0,（当,FF,0,的,Q,0,由,10,时，,Q,3,才可能改变状态,),各触发器的驱动方程：,（,2,）将各驱动方程代入,JK,触发器的特性方程，得各触发器的次态方程：,（,CP,由,10,时此式有效）,（,Q,0,由,10,时此式有效）,（,Q,1,由,10,时此式有效）,（,Q,0,由,10,时此式有效）,（,3,）作状态转换表。,设初态为,Q,3,Q,2,Q,1,Q,0,=0000,，,代入次态方程进行计算，得状态转换表。,3,集成十进制计数器举例,（,1,）,8421,BCD,码同步加法计数器,74160,（,2,）二,五,十进制异步加法计数器,74290,二进制计数器的时钟输入端为,CP,1,，,输出端为,Q,0,；,五进制计数器的时钟输入端为,CP,2,，,输出端为,Q,1,、,Q,2,、,Q,3,。,74290,包含一个独立的,1,位二进制计数器和一个独立的异步五进制计数器。,如果将,Q,0,与,CP,2,相连，,CP,1,作时钟脉冲输入端，,Q,0,Q,3,作输出端，则为,8421,BCD,码十进制计数器。,74290,的功能：,异步清零。,计数。,异步置数（置,9,）。,三、集成计数器的应用,（,1,）同步级联。,例：用两片,4,位二进制加法计数器,74161,采用同步级联方式构成的,8,位二进制同步加法计数器，模为,16,16=256,。,1,计数器的级联,（,2,）异步级联,例：用两片,74191,采用异步级联方式构成,8,位二进制异步可逆计数器。,（,3,）用计数器的输出端作进位,/,借位端,有的集成计数器没有进位,/,借位输出端，这时可根据具体情况，,用计数器的输出信号,Q,3,、,Q,2,、,Q,1,、,Q,0,产生一个进位,/,借位。,例：如用两片,74290,采用异步级联方式组成的二位,8421,BCD,码十进制加法计数器。,模为,1010=100,2,组成任意进制计数器,（,1,）异步清零法,异步清零法适用于具有异步清零端的集成计数器。,例：用集成计数器,74160,和与非门组成的,6,进制计数器。,EWB,举例,（,2,）同步清零法,同步清零法适用于具有同步清零端的集成计数器。,例：用集成计数器,74163,和与非门组成的,6,进制计数器。,EWB,举例,（,3,）异步预置数法,异步预置数法适用于具有异步预置端的集成计数器。,例：用集成计数器,74191,和与非门组成的余,3,码,10,进制计数器。,（,4,）同步预置数法,同步预置数法适用于具有同步预置端的集成计数器。,例：用集成计数器,74160,和与非门组成的,7,进制计数器。,EWB,举例,例,6.3.1,用,74160,组成,48,进制计数器。,先将两芯片采用同步级联方式连接成,100,进制计数器，,然后再用异步清零法组成了,48,进制计数器。,解：,因为,N,48,，,而,74160,为模,10,计数器，所以要用两片,74160,构成此计数器。,3,组成分频器,前面提到，模,N,计数器进位输出端输出脉冲的频率是输入脉冲频率的,1/,N,，,因此可用模,N,计数器组成,N,分频器。,解：,因为,32768=2,15,，经,15,级二分频，就可获得频率为,1,Hz,的脉冲信号。因此将四片,74161,级联，从高位片（,4,）的,Q,2,输出即可。,例,6.3.2,某石英晶体振荡器输出脉冲信号的频率为,32768,Hz,，,用,74161,组成分频器，将其分频为频率为,1,Hz,的脉冲信号。,4,组成序列信号发生器,序列信号,在时钟脉冲作用下产生的一串周期性的二进制信号,。,例：用,74161,及门电路构成序列信号发生器。,其中,74161,与,G,1,构成了一个模,5,计数器。,，因此，这是一个,01010,序列信号发生器，序列长度,P,=5,。,例,6.3.3,试用计数器,74161,和数据选择器设计一个,01100011,序列发生器。,解：,由于序列长度,P,=8,，,故将,74161,构成模,8,计数器，并选用数据选择器,74151,产生所需序列，从而得电路如图,6.3.31,所示。,5,组成脉冲分配器,6.4,数码寄存器与移位寄存器,集成数码寄存器,74,LSl75,：,一、,数码寄存器,数码寄存器,存储二进制数码的时序电路组件,74,LS,175,的功能,:,R,D,是异步清零控制端。,D,0,D,3,是并行数据输入端，,CP,为时钟脉冲端。,Q,0,Q,3,是并行数据输出端。,二、移位寄存器,移位寄存器,不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动,1,位。,1,单向移位寄存器,（,1,）右移寄存器（,D,触发器组成的,4,位右移寄存器）,右移寄存器的结构特点：,左边触发器的输出端接右邻触发器的输入端。,设移位寄存器的初始状态为,0000,，串行输入数码,D,I,=1101,，,从高位到低位依次输入。其,状态表如下：,右移寄存器的时序图：,由于右移寄存器移位的方向为,D,I,Q,0,Q,1,Q,2,Q,3,，,即由低位向高位移，所以又称为,上移寄存器,。,在,4,个移位脉冲作用下，输入的,4,位串行数码,1101,全部存入了寄存器中。,这种输入方式称为,串行输入方式,。,（,2,）左移寄存器,2,双向移位寄存器,将右移寄存器和左移寄存器组合起来，并引入一控制端,S,便构成既可左移又可右移的双向移位寄存器。,左移寄存器的结构特点：,右边触发器的输出端接左邻触发器的输入端。,当,S,=1,时，,D,0,=,D,S,R,、,D,1,=,Q,0,、,D,2,=,Q,1,、,D,3,=,Q,2,，,实现右移操作；,其中，,D,SR,为右移串行输入端，,D,SL,为左移串行输入端。,当,S,=0,时，,D,0,=,Q,1,、,D,1,=,Q,2,、,D,2,=,Q,3,、,D,3,=,D,SL,，,实现左移操作。,三、集成移位寄存器,74194,74194,为四位双向移位寄存器。,Q,0,和,Q,3,分别是左移和右移时的串行输出端，,Q,0,、,Q,1,、,Q,2,和,Q,3,为并行输出端。,D,SL,和,D,SR,分别是左移和右移串行输入。,D,0,、,D,1,、,D,2,和,D,3,是并行输入端。,74194,的功能表：,四、移位寄存器构成的移位型计数器,1.,环形计数器,环形计数器的特点：,电路简单，,N,位移位寄存器可以计,N,个数，实现模,N,计数器。状态为,1,的输出端的序号等于计数脉冲的个数，通常不需要译码电路。,2,扭环形计数器,为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。,一般来说，,N,位移位寄存器可以组成模,2,N,的扭环形计数器，只需将末级输出反相后，接到串行输入端。,6.5,同步时序逻辑电路的设计方法,一、同步时序逻辑电路的设计方法,1,同步时序逻辑电路的设计步骤,（,3,）状态分配，又称状态编码。即把一组适当的二进制代码分配给简化状态图（表）中各个状态。,（,1,）根据设计要求，设定状态，导出对应状态图或状态表。,（,2,）状态化简。消去多余的状态，得简化状态图（表）。,（,4,）,选择触发器的类型。,（,5,）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。,（,6,）根据输出方程和驱动方程画出逻辑图。,（,7,）,检查电路能否自启动。,2,同步计数器的设计举例,例,6.5.1,设计一个同步,5,进制加法计数器,（,2,）状态分配，列状态转换编码表。,(1,）根据设计要求，设定状态，,画出状态转换图。该状态图不须化简。,（,3,）选择触发器。选用,JK,触发器。,（,4,）求各触发器的驱动方程和进位输出方程。,列出,JK,触发器的驱动表,，画出电路的次态卡诺图。,根据次态卡诺图和,JK,触发器的驱动表可得各触发器的驱动卡诺图：,再画出输出卡诺图,可得电路的输出方程：,（,5,）将各驱动方程与输出方程归纳如下：,（,6,）画逻辑图。,利用逻辑分析的方法画出电路完整的状态图。,（,7,）检查能否自启动,可见，如果电路进入无效状态,101,、,110,、,111,时，在,CP,脉冲作用下，分别进入有效状态,010,、,010,、,000,。所以电路能够自启动。,3,一般时序逻辑电路的设计举例,典型的时序逻辑电路具有外部输入变量,X,，,所以设计过程要复杂一些。,S,0,初始状态或没有收到,1,时的状态；,例,6.5.2,设计一个串行数据检测器。该检测器有一个输入端,X,，,它的功能是对输入信号进行检测。当连续输入三个,1,（以及三个以上,1,）时，该电路输出,Y,=1,，,否则输出,Y,=0,。,解：,（,1,）根据设计要求，设定状态,:,：,S,2,连续收到两个,1,后的状态；,S,1,收到一个,1,后的状态；,S,3,连续收到三个,1,（以及三个以上,1,）后的状态。,（,3,）状态化简。,观察上图,可知，,S,2,和,S,3,是等价状态，所以将,S,2,和,S,3,合并，并用,S,2,表示，得简化状态图,:,（,2,）根据题意可画出,原始状态图：,（,4,）状态分配。,该电路有,3,个状态，可以用,2,位二进制代码组合（,00,、,01,、,10,、,11,）中的 三个代码表示。本例取,S,0,=00,、,S,1,=01,、,S,2,=11,。,（,5,）,选择触发器。,本例选用,2,个,D,触发器。,（,6,）求出状态方程、驱动方程和输出方程,。,列出,D,触发器的驱动表、,画出电路的次态和输出卡诺图。,由输出卡诺图可得电路的输出方程：,根据次态卡诺图和,D,触发器的驱动表可得各触发器的驱动卡诺图：,由各,驱动卡诺图可得电路的驱动方程：,（,7,）画逻辑图。根据驱动方程和输出方程，画出逻辑图,。,（,8,）检查能否自启动。,二、异步时序逻辑电路的设计方法,异步时序电路的设计,比同步电路多一步，即,求各触发器的时钟方程,。,（,1,）根据设计要求，设定,7,个状态,S,0,S,6,。,进行状态编码后，列出状态转换表,。,例,6.5.3,设计一个异步,7,进制加法计数器,.,（,2,）选择触发器。本例选用下降沿触发的,JK,触发器。,（,3,）求各触发器的时钟方程，即为各,触发器选择时钟信号。,为触发器选择时钟信号的原则是：,触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。,触发器状态不需翻转时，“多余的”时钟信号越少越好。,结合,7,进制计数器的时序图，并根据上述原则，选：,（,4,）,求各触发器的驱动方程和进位输出方程。,画出电路的次态卡诺图和,JK,触发器的驱动表：,根据次态卡诺图和,JK,触发器的驱动表可得三个触发器各自的驱动卡诺图：,再画出输出卡诺图，,得电路的输出方程：,（,5,）画逻辑图。,将各驱动方程与输出方程归纳如下：,用逻辑分析的方法画出电路完整的状态图,：,（,6,）检查能否自启动。,可见，如果电路进入无效状态,111,时，在,CP,脉冲作用下可进入有效状态,000,。所以电路能够自启动。,本章小结,1,时序逻辑电路的特点；任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。,4,时序逻辑电路的设计步骤一般为：设计要求最简状态表编码表次态卡诺图驱动方程、输出方程逻辑图。,2,描述时序逻辑电路逻辑功能的方法有状态转换真值表、状态转换图和时序图等。,3,时序逻辑电路的分析步骤一般为：逻辑图时钟方程（异步）、驱动方程、输出方程状态方程状态转换真值表状态转换图和时序图逻辑功能。,5,计数器是一种简单而又最常用的时序逻辑器件。计数器不仅能用于统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等。,7,寄存器也是一种常用的时序逻辑器件。寄存器分为数码寄存器和移位寄存器两种。,6,用已有的,M,进制集成计数器产品可以构成,N,(,任意,),进制的计数器,