第8章 扩展存储器的设计.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,外部总线扩展,存储器概述,第章扩展,存储器设计,本章内容,Single Chip Microcomputer,常用扩展存储芯片,编址技术,8.1 外部总线扩展,片内的资源如不满足需要，需外扩存储器和,I/O,功能部件：内容主要有：,(1)外部存储器的扩展,（外部存储器又分为外部程序存储器和外部数据存储器,程序存储器,(program storage),在计算机的主存储器中专门用来存放程序、子程序的一个区域。,(2),I/O,接口部件的扩展,。,本章介绍,MCS,51,单片机如何扩展外部存储器，,I/O,接口部件的扩展下一章介绍。,为什么要进行单片机的存储器扩展？,子系列,机 型,片内,ROM,片内,RAM,可寻址,ROM,范围,可寻址,RAM,范围,51,子系列,8031,无,128B,64KB,64KB,8051,4KB,128B,64KB,64KB,8751,4KB,128B,64KB,64KB,52,子系列,8032,无,256B,64KB,64KB,8052,8KB,256B,64KB,64KB,实际应用时，如果单片机内部程序存储器的容量不能满足要求时，就需要在其外部进行存储器的扩展。,程序存储器,程序,存储器,内部,外部,0000H,FFFFH,(64K),0000H,0FFFH,(4K),0000H,0001H,0002H,(PC),中断,5,中断,4,中断,3,中断,2,中断,1,0003H,000BH,0013H,001BH,0023H,002BH,外部中断,0,定时器,0,中断,外部中断,1,定时器,1,中断,串行口中断,8,位,0FFFH,0FFEH,EA=1 EA=0,程序,存储器资源分布,中断入口地址,内部存储器如果资源不够，如何扩展？需要哪几根控制线呢？,问题：,n,位地址可以产生的地址的数目为多少个地址单元？可以访问多少个存储单元？,单片机原理及应用,8051,数据,存储器,程序,存储器,I/O,接口,I/O,接口,I/O,设备,I/O,设备,地址总线,数据总线,控制总线,MCS-51,单片机扩展及系统结构,地址总线是,单向,的，从单片机发出。,数据总线是,双向,的。,对于一条控制线，其传送方向是,单向,的。,总线：,连接系统中各扩展部件的一组公共信号线。,地址总线：,传出单片机送出的地址信号，进行存储单元和,I/O,端口的选择。,数据总线：,单片机和存储单元以及单片机和,I/O,端口之间传输数据。,控制总线：,一组控制信号线的总称。有单片机发出的，也有从其他部件发向单片机的。,注 意,1,、单片机扩展的实现（总线构造）,以,P0,口,的,8,位口线作,地址,/,数据,线（复用线）,;,以,P2,口,的,8,位口线作,高,8,位地址,线。,MCS-51,单片机寻址范围为,64K,，需要,16,根,地址线,:,所谓复用：,既可作,地址,线（低,8,位），又可作,数据,线。,复用技术：,增加一个,8,位锁存器，通过对锁存器的控制实现对地址（低,8,位）和数据的分离,地址锁存器一般采用74,LS373,，,采用74,LS373,的地址总线的扩展电路如下图(图8-3),。,尽管,MCS-51,有4个并行,I/O,口，共32条口线，但由于系统扩展需要，,真正作为数据,I/O,使用的，就剩下,P1,口和,P3,口的部分口线。,2,、扩展时常用的控制信号,1,）,ALE,：,地址锁存选通信号（高电平有效）。,2,）,PSEN,：,扩展程序存储器（外部,ROM,）读选通信号（低电平有效）。,3,）,EA,：,内外程序存储器的选择信号。,4,）,RD,和,WR,：,扩展外部数据存储器（,RAM,）的读、写选通信号（低电平有效）。,单片机总线扩展结构图,8.2,存储器概述,分类,RAM,芯片,静态,RAM,（,Static RAM,）芯片,动态,RAM,（,Dynamic RAM,）芯片,ROM,芯片,掩模,ROM,PROM,（,Programmable ROM,）,EPROM,（,Erasable PROM,）,UVEPROM,（,Ultraviolet PROM,）,EEPROM,（,Electrically EPROM,）,半导体存储器的技术指标,存储容量,存取时间,恢复时间,存取周期,可靠性与工作寿命,性能,/,价格比,8.3 常用的扩展存储器芯片,1.锁存器74,LS373,带有三态门的8,D,锁存器,其引脚其内部结构如下图。,引脚说明如下:,D7D0:,8,位数据输入线,;,Q7Q0:,8,位数据输出线,;,G:,数据输入锁存选通信号,高电平有效，当该信号为高电平时，外部数据,选通到,内部锁存器，负跳变时，数据,锁存到,锁存器中,;OE*:,数据输出允许信号，低电平有效。,表,8-2 74ls373,功能表,G,D,Q,0,1,1,1,0,1,0,0,0,0,不变,1,高阻态,2.74LS138（38,译码器）,引脚如图8-,5,，译码功能如表8-,3,（,P179）,所示。当译码器的,输入为某一个固定编码时，其输出只有某一个固定的引脚输出为低电平，其余的为高电平。,使能控制,图8-,5,74,LS138,译码器真值表,74LS138,作译码器的连接,3,程序存储器,27X,系列,扩展程序存储器时，应尽量用大容量的芯片。,27系,列,产品，包括：,2764,（8,KB,8）、27128（16KB,8）、27256 （32KB,8）、27512（64KB,8）。,“,27,”,后面的数字表示其位存储容量。,参数见表8-4（,P180）。,A0A15：,地址线引脚。数目决定存储容量来定，用,来进行单元选择。,D7D0：,数据线引脚,;,CE*：,片选输入端,OE*,：,输出允许控制端,;,PGM*：,编程时，加编程脉冲的输入端,Vpp,：,编程时，编程电压（+12,V,或+25,V）,输入端,Vcc：,+5V，,芯片的,工作,电压,;,GND：,数字地。,NC：,无用端,图,7,2716,外引线排列图,CE/PGM,A,7,GND,13,12,14,11,15,10,16,9,17,8,18,7,19,6,20,5,21,4,22,3,23,2,24,1,A,6,A,5,A,4,A,3,A,2,A,1,A,0,D,0,D,1,D,2,V,CC,A,8,A,9,A,10,OE,2716,V,PP,D,7,D,6,D,5,D,4,D,3,编程高电压,25V,片选,/,编程控制,2716,27512,系列的,EPROM,集成片，除了存储容量和编程高电压不同外，其余都基本相同。,电源电压,+5V,OE*,：,输出允许控制端,;,扩展一片,Intel 2764,存储器,MCS-51,与外部程序存储器的连接采用分时总线方法,地址线：,P0,（低,8,位），,P2,口（高,8,位）,数据线：,P0,口（,P0,口分时复用，需加锁存器，,暂存低,8,位地址信息）,控制线,：,/EA,内部,/,外部,ROM,选择信号,ALE,低,8,位地址锁存允许信号,/PSEN,外部,ROM,读选通信号,P,2.4,P,2.3,P,2.2,P,2.1,P,2.0,P,0.7,P,0.6,P,0.5,P,0.4,P,0.3,P,0.2,P,0.1,P,0.0,ALE,/PSEN,A,12,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,/OE,G,/EA,8031,VCC,VPP,/CE,GND,+5V,74LS373,2764,2764,有正常和编程两种工作方式：,正常工作,方式是指,2764,在应用系统中的工作方式，分为读出和维持两种工作状态；,编程工作,方式是指,2764,芯片写入程序时的工作方式，分为编程、校验和禁止编程,3,中工作状态。,2764,不同工作方式下的引脚状态见表,8-5,。,4,数据存储器,6X,系列,6264,逻辑图,6264,引脚图,型号：,6264,前两位数,62,表示,SRAM,后两位,648=8k,字节容量,62128,有,1288=16k,字节容量,;,62256,有,2568=32k,字节容量,A0Ai：,地址输入线，,i=10、12、14(6116/6264/62256)；,D0D7：,三态双向数据线；,/CE,：片选信号输入线，低电平有效；,/WE,：读写命令线；,/OE：,允许输入端，低电平有效。,6264,芯片解析,1,2,3,4,5,6,7,8,9,10,11,12,13,14,28,27,26,25,24,23,22,21,20,19,18,17,16,15,NC,A,12,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,O,0,O,1,O,2,GND,0,3,O,4,O,5,O,6,O,7,CE,1,A,0,1,OE,A,11,A,9,A,8,CE,WE,V,CC,6264,数据存贮器引脚图,6264,引脚图,工作方式,WE,CE,1,CE,2,OE,D,0,D,7,未选通,选通,读,写,禁止,1,1,0,0,1,0,0,0,0,0,1,1,1,1,1,0,1,0,高阻,高阻,输出数据,写入数据,不允许,6264,工作方式,6264,的工作方式有,5,种，其在不同工作方式下的引脚状态见表,8-7,，。其中读出和写入是有效方式,扩展一片,6264,存储器,MCS-51,与外部数据存储器的连接采用分时总线方法,地址线：,P0,（低,8,位），,P2,口（高,8,位）,数据线：,P0,口（,P0,口分时复用，需加锁存器，,暂存低,8,位地址信息）,控制线,：,/RD-/OE,ALE,低,8,位地址锁存允许信号,/WR-/WE,P,2.4,P,2.3,P,2.2,P,2.1,P,2.0,P,0.7,P,0.6,P,0.5,P,0.4,P,0.3,P,0.2,P,0.1,P,0.0,ALE,/RD,A,12,A,11,A,10,A,9,A,8,A,7,A,6,A,5,A,4,A,3,A,2,A,1,A,0,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,/OE,G,/EA,8031,VCC,/CE,GND,+5V,74LS373,/WE,/WR,6264,1.,线选法,剩余高位地址总线直接连接各存储器片选线。,2.,译码法,剩余高位地址总线通过地址译码器输出片选信号。多片存储器芯片组成大容量存储器连接常用片选方法。,8.4,片外存储器扩展编址技术,直接用系统的高位地址线作,RAM,芯片的片选信号。,例,:,外扩8,KB,EPROM,（2,片2732）,4,KB,RAM,（2,片6116）,1.线选法,2732:,4,KB ROM,，12根地址线,A0A11，1,根片选线,6116:,2,KB,RAM,，11根地址线,A0A10,，,1,根片选线,片选端,低电平有效,地址范围：,2732（1）的地址范围：7000,H7FFFH;,2732（2）的地址范围:,B000HBFFFH;,6116（1）的地址范围：,E800HEFFFH;,6116（2）的地址范围：,D800HDFFFH。,线选法特点,优点：,电路简单，不需另外增加硬件电路，体积小，成本低。,缺点：,可寻址的器件数目受限，地址空间不连续。,只适于外扩芯片不多，规模不大的单片机系统,线选法,P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 A7 A6 A5 A4 A3 A2 A1 A0,：,1 1 0,0 0 0 0 0 0 0 0 0 0 0 0 0,=C000H,1 1 0,1 1 1 1 1 1 1 1 1 1 1 1 1,DFFFH,：,1 0 1,0 0 0 0 0 0 0 0 0 0 0 0 0,=A000H,1 0 1,1 1 1 1 1 1 1 1 1 1 1 1 1,BFFFH,：,011,0 0000,0000,0000,011,1 1111,1111,1111,=6000H,7FFFH,2.译码法,常用译码器芯片：,74,LS138（3-8,译码器）,74,LS139（,双2-4译码器）,74,LS154（4-16,译码器）,全译码：,全部高位地址线都参加译码；,部分译码：,仅部分高位地址线参加译码。,译码法编址示例,2764,0,地址范围：,0000H1FFFH,000,0,0000,0000,0000,000,1,1111,1111,1111,2764,1,地址范围,：,2000H3FFFH,001,0,0000,0000,0000,001,1,1111,1111,1111,2764,2,地址范围,：,4000H5FFFH,010,0,0000,0000,0000,010,1,1111,1111,1111,2764,7,地址范围,：,E000HFFFFH,111,0,0000,0000,0000,111,1,1111,1111,1111,.,采用全地址译码方式，单片机发地址码时，每次只能选中一个存储单元。同类存储器间不会产生地址重叠的问题。,例,:,要扩8片8,KB,的,RAM 6264，,如何通过74,LS138,把64,KB,空间分配给各个芯片？,如果用74,LS138,把64,K,空间全部划分为每块4,KB，,如何划分,？,例8-,4,采用,线选法,扩展2片8,KB,的,RAM,和2片8,KB,的,EPROM。RAM,选6264，,EPROM,选2764。扩展接口电路见下图。,（1）各芯片地址空间分配,（2）控制信号及片选信号,IC2,和,IC4,占用地址空间为2000,H3FFFH,共8,KB。,同理,IC1、IC3,地址范围4000,H5FFFH（P2.6=1、P2.5=0、P2.7=0）。,线选法地址不连续，地址空间利用不充分。,例8-,5,采用,译码器法,扩展,2片8,KB EPROM，2,片8,KB RAM。EPROM,选用2764，,RAM,选用6264,。共扩展4片芯片。扩展接口电路见下页。各存储器地址范围如下：,可见译码法进行地址分配，各芯片地址空间是连续的。,Beijing Institute of Petro-chemical Technology,Y,0,、,Y,1,、,Y,2,分别连接三片存储器的片选端,CE,1,、,CE,2,、,CE,3,AB,13,AB,14,AB,15,+5V,A Y,0,B Y,1,C Y,2,G,1,G,2A.B,Y,7,74LS138,各片存储器芯片分配地址：,CE,1,CE,2,CE,3,：,0000H,1FFFH,：,2000H,3FFFH,：,4000H,5FFFH,引脚与地址线赋值关系,高,8,位地址,低,8,位地址,8031,芯片引脚,P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1,P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1,地址总线,AB,i,G A B 12 11 10 9 8,7 6 5 4 3 2 1 0,2764,地址线赋值情况,低地址,0 0 0 0 0 0 0 0,0 0 0 0 0 0 0 0,高地址,1 1 1 1 1,1 1 1 1 1 1 1 1,6264,地址线赋值情况,低地址,0 0 1 0 0 0 0 0,0 0 0 0 0 0 0 0,高地址,1 1 1 1 1,1 1 1 1 1 1 1 1,2764,和,6264,的地址范围如下：,ROM 2764,的地址：,0000H,1FFFH,RAM 6264,的地址：,2000H,3FFFH,