集成电路原理与设计__补充.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,集成电路设计原理,巢湖学院,陈初侠,The Principles of Integrated Circuit Design,4/7/2026,1,课程介绍,课程任务,课程教学内容及安排,教材及参考书,成绩考核办法,第一章,4/7/2026,2,课程任务,本课程的任务是：在巩固电子类专业基础课（电路分析、数电、模电）及相关专业课程（半导体物理、半导体工艺原理、微电子器件）的前提下，学习并掌握,IC,的基本单元结构、工作原理及其电学特性以及集成电路工艺及其进展，能,利用,MOS,器件构建数字集成电路并根据不同设计要求（面积，速度，功耗和可靠性），进行电路分析和优化设计的能力。,返回,4/7/2026,3,课程教学内容及安排,总学时：,64,学时（课堂教学,64,学时）,课堂教学内容：,第一章：绪论（,2,课时）,第二章：集成电路制作工艺（,8,课时）,第三章：集成电路中的器件及模型（,8,课时）,第四章：数字集成电路的基本单元电路（,20,课时）,第五章：数字集成电路中的基本模块（,8,课时）,第六章：,COMS,集成电路的,I/O,设计（,4,课时）,第七章：,MOS,存储器（,6,课时）,第八章：集成电路的设计方法和版图设计（,4,课时）,返回,4/7/2026,4,教材及参考书,教材：,甘学温，赵宝瑛等著，集成电路原理与设计，北京大学出版社，,2006,。,参考书目：,Jan M.,Rabaey,等著，周润德等译，数字集成电路：电路、系统与设计,(,第,2,版,),，电子工业出版社，,2004,年,；,Sung-Mo Kang,等著，王志功等译，,CMOS,数字集成电路分析与设计,(,第,3,版,),，电子工业出版社，,2004,年,。,4/7/2026,5,参考书目：,R.Jacob Baker,等著，陈中建译，,CMOS,电路设计、布局与仿真，机械工业出版社，,2006,年；,Neil H.E.,Weste,David Harris,等著，,CMOS,大规模集成电路设计（英文版 第,3,版），影印本，机械工业出版社，,2005,年。,返回,4/7/2026,6,成绩考核办法,考核方式,平时（上课、作业等情况）,理论笔试（考试）,总成绩,总成绩,=0.7,笔试成绩,0.3,平时成绩（考勤,+,作业）,返回,4/7/2026,7,第一章 绪 论,1.1,集成电路的重要作用,1.2,集成电路及其分类,1.3,描述集成电路工艺技术水平的五个技术指标,1.4,集成电路设计与制造的主要流程框架,1.5,集成电路的发展历史,1.6,集成电路的发展规律,1.7,未来的发展和挑战,1.8,我国微电子的发展概况,课程介绍,4/7/2026,8,实现社会信息化的网络及其关键部件不管是各种计算机和,/,或通讯机，它们的基础都是微电子（集成电路）。,1.1,集成电路的重要作用,4/7/2026,9,集成电路,1 2,元,电子产品,10,元,国民经济产值,100,元,集成电路的战略地位首先表现在当代国民经济的,“,食物链,”,关系,进入信息,化社会的判据：,半导体产值占工农业总产值的,0.5%,4/7/2026,10,据美国半导体协会（,SIA,）,预测,电子信息服务业,30,万亿美元,相当于,1997,年全世界,GDP,总和,电子装备,6-8,万亿元,集成电路产值,1,万亿美元,GDP,50,万亿美元,2012,年,4/7/2026,11,其次，统计数据表明，发达国家在发展过程中都有一条规律,集成电路（,IC,）,产值的增长率（,R,IC,）,高于电子工业产值的增长率（,R,EI,）,电子工业产值的增长率又高于,GDP,的增长率（,R,GDP,）,一般有一个近似的关系,R,IC,1.52R,EI,R,EI,3R,GDP,4/7/2026,12,世界,GDP,增长与世界集成电路产业增长情况比较（资料来源：,ICE,商业部）,抓住集成电路产业，就能促进,GDP,高速增长,4/7/2026,13,我国台湾地区,60,年代后期人均,GDP200-300,美元,（,1967,年为,267,美元）,70-80,年代大力发展集成电路产业,90,年代,IT,业高速发展,97,年人均,GDP=13559,美元,返回,4/7/2026,14,1.2,集成电路及其分类,1.,什么是集成电路？,I,ntegrated,C,ircuit,，缩写,IC,通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的微型结构。,4/7/2026,15,几个概念,微电子学,：,Microelectronics,一门学科，一门研究集成电路设计、制造、测试、封装等全过程的学科,半导体,：,Semiconductor,内涵及外延均与微电子类似，是早期的叫法,集成电路,IC,（,Integrate Circuit,）：,一类元器件的统称，该类器件广泛应用于电子信息产业，几乎所有的电子产品均由集成电路装配而成,芯片,：,chip/die,没有封装的集成电路，但通常也与集成电路混用，作为集成电路的又一个名称,集成系统芯片,SoC,（,System on a Chip,）：,微电子学和集成电路技术发展的产物，指在单芯片上实现系统级的功能,4/7/2026,16,2.,集成电路的分类,4/7/2026,17,按器件结构类型分类,双极集成电路：主要由双极晶体管构成,只含,NPN,型晶体管的双极集成电路（数字电路）,含,NPN,型及,PNP,型晶体管的双极集成电路（模拟电路）,金属,-,氧化物,-,半导体,(MOS),集成电路：主要由,MOS,晶体管,(,单极晶体管,),构成,NMOS,PMOS,CMOS(,互补,MOS),双极,-MOS(Bi-MOS),集成电路,：,同时包括双极和,MOS,晶体管的集成电路为,Bi-MOS,集成电路，综合了双极和,MOS,器件两者的优点，但制作工艺复杂,优点是速度高、驱动能力强，,缺点是功耗较大、集成度较低,功耗低、集成度高，随着特征,尺寸的缩小，速度也可以很高,4/7/2026,18,按集成电路规模分类,集成度：每块集成电路芯片中包含的元器件数目,小规模集成电路,(Small Scale IC,，,SSI),中规模集成电路,(Medium Scale IC,，,MSI),大规模集成电路,(Large Scale IC,，,LSI),超大规模集成电路,(Very Large Scale IC,，,VLSI,),特大规模集成电路,(Ultra Large Scale IC,，,ULSI),巨大规模集成电路,(Gigantic Scale IC,，,GSI,）,尽管英语中有,VLSI,，,ULSl,和,GSI,之分，但,VLSI,使用最频繁，其含义往往包括了,ULSI,和,GSI,。中文中把,VLSI,译为超大规模集成，更是包含了,ULSI,和,GSI,的意义。,4/7/2026,19,规摸大小通常按集成度或每个芯片的门数来划分，如下表所示（以逻辑,IC,为例）。,集成电路规模的划分,IC,规模的划分,SSI,MSI,LSI,VLSI,ULSI,GSI,芯片所含元件数,10,9,芯片所含门数,10,8,此外，还有按其他标准的一些,IC,分类，如按电路功能和所处理信号的不同，可分数字或逻辑,IC,（,Digital/Logic IC,）、模拟,IC,（,Analog IC,）和数模混合,IC,（,Digital-Analog Mixed IC,）；根据所采用晶体管的不同，又可分为双极型,IC,和,MOS,型,IC,。,返回,4/7/2026,20,1,.,3,描述集成电路工艺技术水平 的五个技术指标,1.,集成度（,Integration Level,）,2.,特征尺寸,(Feature Size),3.,晶片直径,(Wafer Diameter),4.,芯片面积,(Chip Area),5.,封装,(Package),4/7/2026,21,1.,集成度（,Integration Level,）,是以一个,IC,芯片所包含的元件,(,晶体管或门,/,数,),来衡量，（包括有源和无源元件）。,随着集成度的提高，使,IC,及使用,IC,的电子设备的功能增强、速度和可靠性提高、功耗降低、体积和重量减小、产品成本下降，从而提高了性能,/,价格比，不断扩大其应用领域，因此集成度是,IC,技术进步的标志。为了提高集成度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设计等措施。为节省芯片面积普遍采用了多层布线结构，现已达到,7,层布线。晶片集成,(Wafer Scale Integration-WSI),和三维集成技术也正在研究开发。自,IC,问世以来，集成度不断提高，现正迈向巨大规模集成,(Giga Scale Integration-,GSl,),。从电子系统的角度来看，集成度的提高使,IC,进入系统集成或片上系统,(,SoC,),的时代。,返回,4/7/2026,22,特征尺寸从,4,m70nm,的成比例减少的线条,2.,特征尺寸,(Feature Size)/,（,Critical Dimension,）,特征尺寸定义为器件中最小线条宽度,(,对,MOS,器件而言，通常指器件栅电极所决定的沟道几何长度,),，也可定义为最小线条宽度与线条间距之和的一半。,减小特征尺寸是提高集成度、改进器件性能的关键。特征尺寸的减小主要取决于光刻技术的改进。集成电路的特征尺寸向深亚微米发展，目前的规模化生产是,0.18m,、,0.15,m,、,0.13m,工艺，,Intel,目前将大部分芯片生产制成转换到,0.09,m,。下图自左到方给出的是宽度从,4m70nm,按比例画出的线条。由此，我们对特征尺寸的按比例缩小有一个直观的印象。,返回,4/7/2026,23,尺寸从,2,寸,12,寸成比例增加的晶圆,3.,晶片直径,(Wafer Diameter),为了提高集成度，可适当增大芯片面积。然而，芯片面积的增大导致每个圆片内包含的芯片数减少，从而使生产效率降低，成本高。采用更大直径的晶片可解决这一问题。晶圆的尺寸增加，当前的主流晶圆的尺寸为,8,吋，正在向,12,吋晶圆迈进。下图自左到右给出的是从,2,吋,12,吋按比例画出的圆。由此，我们对晶圆尺寸的增加有一个直观的印象。,返回,4/7/2026,24,通过下图以人的脸面相对照，我们可以对一个,12,吋晶圆的大小建立一个直观的印象。,一个,12,吋晶圆与人脸大小的对比,4/7/2026,25,4.,芯片面积,(Chip Area),随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。芯片面积的增大也带来一系列新的问题。如大芯片封装技术、成品率以及由于每个大圆片所含芯片数减少而引起的生产效率降低等。但后一问题可通过增大晶片直径来解决。,5.,封装,(Package),IC,的封装最初采用,插孔封装,THP(through-hole package),形式。为适应电子设备高密度组装的要求，,表面安装封装,(SMP),技术迅速发展起来。在电子设备中使用,SMP,的优点是能节省空间、改进性能和降低成本，因,SMP,不仅体积小而且可安装在印制电路板的两面，使电路板的费用降低,60,，并使性能得到改进。,返回,4/7/2026,26,设计,芯片检测,单晶、外延材料,掩膜版,芯片制造过程,封装,测试,系统需求,1.4,集成电路设计与制造的主要流程 框架,4/7/2026,27,Production Process Flow,晶圆片多探针测试，坏的芯片打标记,IC,制造有以下,5,个过程,硅晶圆片,晶圆处理制程,打字、最后测试,封装,布满芯片的硅晶圆片,4/7/2026,28,集成电路的设计过程：,设计创意,+,仿真验证,集成电路芯片设计过程框架,是,功能要求,行为设计（,VHDL,）,行为仿真,综合、优化,网表,时序仿真,布局布线,版图,后仿真,否,是,否,否,是,Sing off,4/7/2026,29,硅单晶片与加工好的硅片,4/7/2026,30,集成电路芯片的显微照片（,44mm,）,4/7/2026,31,64M SDRAM,（,华虹,NEC,生产）,芯片面积,5.899.7=57mm,2,，,1,个,IC,中含有,1.34,亿只晶体管,4/7/2026,32,集成电路的内部单元,4/7/2026,33,封装好的集成电路,返回,4/7/2026,34,1.5,集成电路的发展历史,1.,晶体管的发明,1946,年,1,月，,Bell,实验室正式成立半导体研究小组,W.,Schokley,肖克莱，,J.Bardeen,巴丁、,W.H.Brattain,布拉顿。,Bardeen,提出了表面态理论，,Schokley,给出了实现放大器的基本设想，,Brattain,设计了实验。,1947,年,12,月,23,日，第一次观测到了具有放大作用的晶体管,4/7/2026,35,肖克莱,(William Shockley),巴丁,(,JohnBardeen,),布拉顿,(,Walter,Brattain),4/7/2026,36,二战结束时，诸多半导体方面的研究成果为晶体管的发明作好了,理论及实践,上的准备。,1946,年,1,月，依据战略发展思想，,Bell,实验室成立了固体物理研究组及冶金组，开展固体物理方面的研究工作。在系统的研究过程中，,肖克莱,根据肖特基的整流理论，预言通过,“,场效应,”,原理，可以实现放大器，然而实验结果与理论预言相差很多。经过周密的分析，,巴丁,提出,表面态理论,，开辟了新的研究思路，兼之对电子运动规律的不断探索，经过多次实验，于,1947,年,12,月实验观测到点接触型晶体管放大现象。第二年,1,月肖克莱提出结型晶体管理论，并于,1952,年制备出结型锗晶体管，从此拉开了人类社会步入电子时代的序幕。,4/7/2026,37,1956,年诺贝尔物理学奖授予美国加利福尼亚州景山（,Mountain View,）贝克曼仪器公司半导体实验室的,肖克莱,（,William Shockley,，,19101989,）、美国伊利诺斯州乌尔班那伊利诺斯大学的,巴丁,（,John Bardeen,，,19081991,）和美国纽约州缪勒海尔（,Murray Hill,）贝尔电话实验室的,布拉顿,（,Walter Brattain,，,19021987,），以表彰他们在,1947,年,12,月,23,日 发明第一个对半导体的研究和,NPN,点接触式,Ge,晶体管效应的发现。,4/7/2026,38,世界上第一个,Ge,点接触型,PNP,晶体管,蒸金箔,塑料楔,金属,基极,锗,发射极,集电极,0.005cm,的间距,4/7/2026,39,2.,集成电路的发明,1952,年,5,月，英国科学家,G.W.A.,Dummer,达默 第一次提出了集成电路的设想。,1958,年以德克萨斯仪器公司的科学家基尔比,(Clair,Kilby,),为首的研究小组研制出了世界上第一块集成电路，并于,1959,年公布了该结果,4/7/2026,40,1958,年第一块集成电路：,TI,公司的,Kilby,，,12,个器件，,Ge,晶片,获得,2000,年,Nobel,物理奖,4/7/2026,41,1958,年发明第一块简单,IC,的美国,TI,公司,Jack,S.Kilby,杰克,基尔比、美国加利福尼亚大学的赫伯特,克勒默和俄罗斯圣彼得堡约飞物理技术学院的泽罗斯,阿尔费罗夫一起获得,2000,年,Nobel,物理奖，以表彰他们为现代信息技术的所作出的基础性贡献，特别是他们发明的,IC,、激光二极管和异质晶体管。,赫伯特,克勒默 杰克,基尔比 泽罗斯,阿尔费罗夫,4/7/2026,42,青年基尔比,第一块集成电路,集成电路草图,1958,年,9,月,12,日，,TI,公司的,Jack,S.Kilby,在德州仪器半导体实验室展示了一个构造较为简单的设备。第一次将所有有源和无源元器件都集合到只有一个曲别针大小（不足,1/2,英寸见方）的半导体材料上。这块集成电路共集成了十二个元件（两个晶体管、两个电容和八个电阻）。,Kilby,本人也因此与赫伯特,克勒默和俄罗斯的泽罗斯,阿尔费罗夫一起荣获,2000,年度诺贝尔物理学奖。,Ge,衬底上的混合集成电路，,美国专利号3138743,4/7/2026,43,1959,年 美国仙童,/,飞兆公司（,Fairchilds,）的,R.Noicy,诺依斯开发出用于,IC,的,Si,平面工艺技术，从而推动了,IC,制造业的大发展。,1959,年仙童,公司,制造的,IC,年轻时代的诺伊斯,4/7/2026,44,60,年代,TTL,、,ECL,出现并得到广泛应用。,1966,年,MOS LSI,发明（集成度高，功耗低）,70,年代,MOS LSI,得到大发展（出现集成化微处理器，存储器）,VLSI,，典型产品,64K DRAM,，,16,位,MPU,80,年代,VLSI,出现，使,IC,进入了崭新的阶段（其标志为特征尺寸小于,2,m,，,集成度,10,5,个元件,/,片）,典型产品,4M DRAM(,集成度,810,6,，芯片面积,91mm,2,，特征尺寸,0.8m,，晶片直径,150mm),，于,89,年开始商业化生产，,95,年达到生产顶峰。,3.,集成电路发展简史,4/7/2026,45,90,年代,ASIC,、,ULSI,和巨大规模集成,GSI,等代表更高技术水平的,IC,不断涌现，并成为,IC,应用的主流产品。,1 G DRAM(,集成度,2.210,9,，芯片面积,700mm2,，特征尺寸,0.18m,，晶片直径,200mm),，,2000,年开始商业化生产，,2004,年达到生产顶峰。,集成电路的规模不断提高，,CPU(P4),己超过,4000,万晶体管，,DRAM,已达,Gb,规模。集成电路的速度不断提高，采用,0.13,m CMOS,工艺实现的,CPU,主时钟已超过,2GHz,，实现的超高速数字电路速率已超过,10Gb/s,，射频电路的最高工作频率已超过,6GHz,。,4/7/2026,46,21,世纪,集成电路复杂度不断增加，系统芯片或称芯片系统,SoC,(System-on-Chip),成为开发目标,、纳米器件与电路等领域的研究已展开。英特尔曾于,2003,年,11,月底展示了首个能工作的,65,纳米制程的硅片，,Intel2004,年,8,月宣布，他们已经采用,65,纳米，生产出了,70Mbit,的,SRAM,。并计划于,2005,年正式进入商业化生产阶段。使用,65,纳米制程生产的芯片中门电路的数目是,90,纳米制程的,1/3,。,SRAM,（静态存储器）将用于高速的存储设备，处理器中非常重要的缓存就是采用,SRAM,。,返回,4/7/2026,47,1.,摩尔定律,定义：,集成电路中的晶体管数,目（也就是集成度）大约每,18,个月翻一番。,1.6,集成电路的发展规律,Moores Law,：,The number of transistors per integrated circuit would double every 18 month.,4/7/2026,48,摩尔分析了集成电路迅速发展的原因，他指出,集成度的提高主要是三方面的贡献：,特征尺寸不断缩小，大约每,3,年缩小,1.41,倍；,芯片面积不断增大，大约每,3,年增大,1.5,倍；,器件和电路结构的改进。,19591975,年,IC,集成度提高,64K,倍,器件尺寸缩小使,IC,集成度增长,32,倍,芯片面积增大使,IC,集成度增长,20,倍,器件和电路结构的改进使,IC,集成度增长,100,倍,4/7/2026,49,摩尔定律的验证,4/7/2026,50,摩尔定律的前景,摩尔定律问世,40,年了。人们不无惊奇地看到半导体芯片制造工艺水平以一种令人目眩的速度提高。目前，,Intel,的微处理器芯片,Pentium 4,的主频已高达,2G,（即,1 2000M,），,2011,年则要推出含有,10,亿个晶体管、每秒可执行,1,千亿条指令的芯片。人们不禁要问：这种令人难以置信的发展速度会无止境地持续下去吗？,不需要复杂的逻辑推理就可以知道：芯片上元件的几何尺寸总不可能无限制地缩小下去，这就意味着，总有一天，芯片单位面积上可集成的元件数量会达到极限。问题只是这一极限是多少，以及何时达到这一极限。业界已有专家预计，芯片性能的增长速度将在今后几年趋缓。一般认为，摩尔定律能再适用,10,年左右。其制约的因素一是技术，二是经济。,返回,4/7/2026,51,2.,指导集成电路发展的等比例缩小定律,什么是,Scaling-down,，它对集成电路的发展有什么重要作用？,Scaling-down,是指集成电路中的器件尺寸等比例缩小，为了保证器件性能不变差，衬底掺杂浓度要相应增大。通过,Scaling-down,使集成电路的集成度不断提高，电路速度也不断提高，因此,Scaling-down,是推动集成电路发展的重要理论。,4/7/2026,52,按比例缩小理论,为了跟上摩尔定律，器件尺寸需要不断缩小，而短沟效应等二级效应会相应出现，为了抑制二级效应，在器件按比例缩小过程中需要遵守一定的,规则,:,恒定电场（,CE,）等比例缩小定律,恒定电压（,CV,）等比例缩小定律,准恒定电场（,QCE,）等比例缩小定律,4/7/2026,53,CE,等比例缩小定律,出发点：如果在缩小尺寸的过程中能够保证器件内部的电场强度不变，则器件性能就不会退化。,要求：,所有几何尺寸，包括横向和纵向尺寸，都,缩小,k,倍,；衬底掺杂浓度,增大,k,倍,；电源电压,下降,k,倍,。,影响：,集成度,k,2,倍增长,电路的速度增大,k,倍,功耗降低了,k,2,倍,获得了异常优秀的结果，但是要求电源电压和器件尺寸以相同的比例缩小给电路的使用带来不便。,4/7/2026,54,CV,等比例缩小定律,要求：所有几何尺寸都,缩小,k,倍,；电源电压,保持不变,；衬底掺杂浓度,增大,k,2,倍。,影响：,集成度增大,k,2,倍,电路的速度提高,k,2,倍,功耗,k,倍增大，功耗密度,k,3,倍增加,产生的问题：,功耗及功耗密度增长很快,强电场引起的载流子漂移速度饱和限制了器件驱动电流的增加，影响了等比例缩小带来的电路性能改善,4/7/2026,55,QCE,等比例缩小定律,要求：,-,器件尺寸,k,倍缩小,，,-,电源电压,/k,倍（,1,k,）,变化，,-,衬底掺杂浓度,增大,k,倍,耗尽层宽度和器件尺寸一样缩小，同时维持器件内部电场分布不变，但是电场强度增大,倍,4/7/2026,56,1.7,未来的发展和挑战,21,世纪硅微电子芯片将沿着以下四个方向发展：,1,、继,续沿着,Moore,定律前进；,2,、片上系统（,SOC,）；,3,、灵巧芯,片，或赋予芯片更多的灵气；,4,、硅基的量子器件和纳米器,件。,1,、特征尺寸继续等比例缩小，沿着,Moore,定律继续高速发展,所谓,Moore,定律,是在,1965,年由,INTEL,公司,Gordon.Moore,提出的，其内容是硅集成电路按照,4,年（后来发展到,34,年）,为一代、每代的芯片集成度要翻两番、工艺线宽约缩小,30%,、,IC,工作速度提高,1.5,倍等发展规律发展。,4/7/2026,57,沿着,Moore,定律发展,必然会提出微电子加工尺度和器件尺度的缩小有无极限的问题,.,对于加工技术极限,主要是光刻精度，随着技术的不断发展，体现为,EUV,（,特短紫外光）的发展和电子束投影曝技术的发展。现在看来，这一极限在近期内将不会影响芯片的进步。另一方面，来自器件结构（,MOS,）,晶体管的某些物理本质上的限制，如量子力学测不准原理和统计力学热涨落等，,可能会使,MOSFET,缩小到一定程度后不能再正常工作，这就有可能改变今日硅芯片以,CMOS,为基础的局面。,4/7/2026,58,为了突破,MOS,器件的物理极限，发展下一代,微电子芯片,，科技界正在研究各种可能的新一代微电子器件，包括：单电子晶体管、量子隧道器件、分子器件（或统称纳电子学）、厚膜器件和功能器件等等。如果它们中有所突破，那么只要信息化社会发展有需要，微电子芯片仍将沿着,Moore,定律发展。,4/7/2026,59,2,、片上芯片（,SOC,）：,微电子由集成电路（,IC,）,向集成系统（,IS,）,发展,片上芯片（,System On a Chip,）,的概念是,20,世纪,90,年代提出来的，它的目标是为了克服多芯片集成系统所产生的一些困难，通过提高芯片集成的系统功能以获得更高的系统性能。,例如，现在的,CPU,芯片已可做到延时小于几十,ps,皮秒的工作速度，可是如果存储器芯片仍是分离于,CPU,，,则由于存取时间及访址延时等限制，这一高速度在计算系统中根本就不能发挥出来。这就要求把它们有机地集成到一个芯片上去。又如，即便使用光束传输信号，其延时也有,3.3,皮秒,/,毫米。所以把高速传输的信号引出芯片，通过,PCB,来将多芯片集成系统的方法显然已不可行。,4/7/2026,60,实际上，即使是封装与芯片压焊块间的连线，由于寄生效应，今后在高速芯片中也要被取消。而采用所谓芯片尺寸封装（,CSP,），即封装的大小与芯片大小相一致而直接采用倒装焊，显然也会大大限制引出线的数目。实际上也只有把更多功能集成到一个芯片上才能解决今后的管脚数,“,爆炸,”,、测试困难和成本高等一系列问题。,由此可见，,SOC,是微电子芯片进一步发展的必然方向。,90,年代以来，,SOC,已成为微电子芯片技术发展的热点，现在其市场占,IC,总市场份额的,10%,以上，,预估，,21,世纪初期可达,50%,以上。,现在的,SOC,发展还在初级阶段，需解决一系列工艺（如,DRAM,、,Flash,与,Logic,技术的兼容）、设计（如,IP,模块,智权模块，又称,IP,核,Intellectual-Property Core,）技术和设计方法、测试策略及可测试性等技术课题。,4/7/2026,61,现在的,SOC,芯片有,三种主要类型,，一种是以,MPU,为核心,，集成各种存储器、控制电路、时钟电路，乃至,I/O,和,A/D,、,D/A,功能于一个芯片上；另一种是,以,DSP,为核心,，多功能集成为,SOC,；,再一种则是上,两种的混合或者把系统算法与芯片结构有机地集成为,SOC,。,它们在,IP,利用率、通用性、芯片利用率、性能以及设计周期等方面各具优缺点，因此当前兼容共存。,4/7/2026,62,3,、赋予微电子芯片更多的“灵气”,微机械电子系统（,MEMS,）,和微光电机系统（,MOEMS,），生物芯片（,biochip,）等是,20,世纪,90,年代初快速热起来的新技术，被称为硅半导体技术或微电子技术的又一次革命。它的核心是把电子信息系统中的信息获取、信息执行与当前信息处理等主要功能集成于一个芯片上（它们在当前的计算机系统中是分立的）。,4/7/2026,63,从机械、光学、化学和生物等机、器件或系统来看，除了微型化以外，它还赋予这些器件和系统以一定的处理智能。,从电子信息系统芯片看，,这一技术等于把原来的电脑芯片集成了五官和四肢，并使之成为一个有机体，所以说这使芯片增加了“灵气”。,硅,MEMS,（,包括光机电、生物机电、化学机电与系统）发展的根据是：硅不仅是很优秀的电子材料，而且，作为半导体，它也是对各种环境能作出灵敏反应的很好的传感器材料，它的屈服强度、杨氏模量、热膨胀性能等均不亚于不锈钢。因此，它还是很好的机械材料。,4/7/2026,64,在微电子工艺技术基础上，通过多年的研究开发，现在，把整个,MEMS,系统集成于一个芯片上的“灵巧”芯片技术已经逐渐成熟，,MEMS,各类器件和系统的年产值已经达到以百亿美元计的水平。在实验室中或小批研制中已出现了如,微型化学实验室芯片、微光学平台芯片,，乃至包括,DNA,芯片在内的各种生物芯片,等等。这些芯片不仅由于其“微”（体积小），更因其反应速度快，能耗和材料消耗少，以及更符合环保条件等而备受注视。各种灵巧芯片无疑在,21,世纪将大展威力，成为促进信息社会迅速发展的又一技术支柱。,如果在过去,40,年人们可以用制作的工艺尺寸（如用多少微米或亚微米技术）的精细度来标志微电子芯片的水平，那么在今后的,40,年里，人们更需用芯片具有多大“灵气”来描述其先进性了。,4/7/2026,65,4,、硅基的量子器件和纳米器件,前者理论是清楚的，但从器件发展到电路，所需的技术仍处于发展之中，要进入到比较普遍的应用估计仍需一二十年的时间。至于纳米器件，目前多以原子和分子自组装技术与微电子超深亚微米加工技术相结合的方法进行，特别是近年来碳纳米管的发展令人注目，在速度、集成度、特别是功耗方面都将有重大突破，但离开实际应用可能比硅基量子器件要更远一些。,原文见王阳元院士在“纳米,CMOS,器件”书中写的序（,2004,年,1,月科学出版社出版）。,4/7/2026,66,1.8,我国微电子,的发展概况,1,.,我国微电子学的历史,1956,年五校在北大联合创建半导体专业：北京大学、南京大学、复旦大学、吉林大学、厦门大学。教师：黄昆、谢希德（女）、高鼎三、林兰英（女）；学生：王阳元、许居衍、陈星弼、秦国刚,2003,年,9,月成立,9,个,国家,IC,人才培养基地,北大、清华、复旦、浙大、西电、上交大、成电、东南、华中科大,4/7/2026,67,人才培养,:,北大，清华，复旦大学，浙江大学，西安交通大学，上海交通大学，华中科技大，电子科技大，西安电子科技大,华南理工大学,哈尔滨工业大学,西北工业大学,上海同济大学,北京航空航天大学,东南大学。,15,个,IC,人才培养基地,Peking University,4/7/2026,68,1982,年：成立电子计算机和大规模集成电路领导小组,80,年代：初步形成三业分离状态,制造业、设计业、封装与测试业,到,2001,年,12,月,29,日深圳获批为止，科技部依次批准了上海、西安、无锡、北京、成都、杭州、深圳共,7,个,国家级,IC,设计产业化基地,。除了这,7,个城市外，据悉还有武汉、长沙、哈尔滨、珠海等多个城市申请，但未获批准。,4/7/2026,69,集成电路产业由集成电路,设计,、,芯片加工,、,封装与测试,三大部分组成。,随着,IC,设计的重要性的凸显及我国,IC,设计大环境的改善，,IC,设计企业规模小、水平较低等，日益成为困扰我国,IC,业发展的难题，其中，,IC,高级设计人才的匮乏成为尚处于起步阶段的我国集成的最突出的难题。虽然我国每年约有,300,万理工科大学生毕业以及数千名从海外回国的技术人员，但其中真正与,IC,设计相关的专业人才却非常有限。我国是一个集成电路（,IC,）的“消费大国”，但同时又是一个,IC,的“生产小国”。,4/7/2026,70,北京,上海,无锡,杭州,深圳,西安,成都,全国共有,7,个,IC,产业化基地,设计业已经有,典型产品出现：,嵌入式,CPU:,方舟,龙芯,.GPU:,中星微,(,世界市场份额,40%),IC,卡,:,华大,清华同方,大唐等,.,国内市场,10,亿件,4/7/2026,71,我国国产,IC,约占世界半导体销售额的,1,，国内市场满足率不到,20,。要发展我国的,IC,产业，,IC,设计是当务之急，而核心技术的实现依赖的是高水平,IC,设计人才。,前些年我国的电子产品虽然发展很快，但几乎所有国产大型家用电器的关键芯片、国产手机的核心芯片、国产计算机的主要芯片，大都不是国产的，不是我国设计师设计的。其中的原因是，在集成电路（,IC,）领域里最能体现核心竞争力的我国集成电路设计，其发展正在为人才所困。,4/7/2026,72,据不完全统计，根据全国半导体行业协会集成电路设计分会在,2002,年,10,月的统计，国内从事集成电路设计的公司（或组织）约,390,家，,2002,年底己超过,400,家，目前己达,600,家。而在,2000,年底这一数字仅为,100,家左右。但是相对雨后春笋般诞生的设计公司，设计人才特别是高级人才的极度匮乏成为日益突出的大问题：一些新开办的设计单位，公司注册了、牌子也挂了，却到处找不到高水平的设计师，虚位以待的情况比比皆是。更糟糕的是由于设计师的紧缺，导致了各用人单位之间对这类人才的恶性争夺。,4/7/2026,73,集成电路设计是资金密集型、技术密集型和智力密集型的高科技产业,，其中资金和技术均可以通过一些方式全面引进，但,IC,设计人才必须以自己培养为主，这已经成为业内人士的共识。赛迪顾问认为，随着,IC,设计人才供需矛盾的日益突出，应采用各种手段大力鼓励不同途径的,IC,设计教育和培训，除高等院校的正规教育外，国家应尤其鼓励工业界和科研界联合运作教育和培训项目。借助政府、高校、,EDA,厂商、,IC,设计企业以及整机企业等各方面力量，合作、交流、培训等多种方式相结合，为我国,IC,设计业培养不同层次的,IC,人才，是集成电路的发展至关重要的智力资源保障。,4/7/2026,74,最近几年，很多国外公司和台湾公司把生产线建到了上海。随着我国集成电路产业的加速发展，由国家支持成立了以北京、上海为龙头的,7,个国家级产业化基地，各地也出现了一大批集成电路企业，其中约,600,家是集成电路设计企业。据,2001,年,12,月上海半导体和,IC,研讨会发布的消息，到,2008,年，中国,IC,产业对,IC,设计工程师的需求量将达到,25,万人，而目前只有不到,4000,名。,IC,设计是新兴学科，现在高校里，和,IC,最相近的专业是微电子。,4/7/2026,75,在短短的半年多时间里，上海中芯国际、上海宏力微电子、北京首钢、北京信创、天津摩托罗拉等一批中高水平的集成电路生产线相继开工建设或即将建设，形成了我国有史以来最大的一次建设集成电路生产线的高潮。,上海还定出了宏伟的发展目标：建成以张江高科技园区为核心，以金桥出口加工区和外高桥保税区为延伸的微电子产业基地，计划,十五,期间吸引集成电路产业投资,150,亿美元，建成并投产,10,15,条,8,12,英寸集成电路生产线及配套封装、测试线和设计公司。,4/7/2026,76,北京立即跟进，出台了优惠政策，为集成电路企业提供,“,七通一平,”,的土地，并优选出八大处高科技园、北京林河工业开发区、北京经济开发区作为北方微电子生产建设基地。规划到,2005,年以前，建设,5,8,条,8,英寸,0.25,微米以上水平的生产线，,2005,2010,年再建设,10,条更高水平的生产线。,4/7/2026,77,我国集成电路设计企业现已形成了近百家的产业规模，其中具备一定设计规模的单位有,20,多家，留学海外，学有所成，回国创业的海外学子已成为,CAD,行业的一支重要力量。除独资设计公司外，国有集成电路设计公司,2000,年的总销售额超过了,10,亿元，其中北京华大、北京大唐微电子、杭州士兰公司和无锡矽科,4,家设计公司的销售额超过了,1,亿元。目前，国内每年设计的集成电路品种超过,300,种，大部分设计公司的技术水平在,0.8,1.5,微米之间，最高设计水平可达,0.13,微米。,4/7/2026,78,中国主要的高科技城市一直盯着集成电路,(IC),设计产业。如果说在,2000,年和,2001,年他们争夺的是台湾芯片加工服务厂,(foundry),的,8,英寸芯片生产线西移项目的话,(,当然，这种竞争至今仍在继续,),。那么从,2001,年下半年至今，他们争夺的则是国家科技部的青睐,-,科技部手里捏着一顶名叫“国家级集成电路设计产业化基地”的桂冠，谁获发一顶