单片机原理(第二章).ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,MCS-51,的,CPU,部份,算术逻辑运算部件,ALU,算术运算,:,加,、,减,、,乘,、,除；,逻辑运算,:,与,、,或,、,异或,其它操作,：,加,1,、,减,1,、,求反、移位、比较、,累加器,A(,或,ACC),主要用于提供第一操作数和存放操作结果。,程序状态字,PSW,:,主要用于存放操作结果的标志位。,寄存器,B,：,在乘除运算中存放第二操作数及部份结果。,暂存寄存器,TMP1,、,TMP2,：,用于暂存参与运算的操作数。,定时控制逻辑,：,根据时序信号产生各种控制信息，指挥运算部件完成所需操作。,其它,：,指令寄存器,、,指令译码器,、,程序计数器,、,堆栈指针等,。,二、,MCS-51,单片机的外部引,脚,51,型芯片,:HMOS,工艺，,40,脚，,DIP,封装。,实物外观图,引脚分布图,EA/VPP,ALE/PROG,PSEN,40,39,38,37,36,6 35,7 34,8 33,9 32,10 31,11 30,12 29,13 28,14 27,15 26,16 25,17 24,23,22,20 21,P1.0,P1.1,.,.,.,P1.6,P1.7,P3.0,P3.1,.,.,.,P3.6,P3.7,P0.0,P0.1,.,.,.,P0.6,P0.7,P2.7,P2.6,.,.,.,P2.1,P2.0,RST/VPD,VCC,XTAL2,XTAL1,VSS,8031,8051,8751,P17,页,1.,主电源引脚,2.,时钟引脚,VCC(40,号脚,),：接,+5V,工作电源的正端。,VSS(20,号脚,),：电源接地端。,XTAL1(19,号脚,),：是芯片内部振荡器反相放大器的输入端，是外接晶振的一个引脚；当采用外部振荡器时，此引脚接地。,XTAL2(18,号脚,),：是芯片内部振荡器反相放大器的输出端，是外接晶振的另一个引脚；当采用外部振荡器时，此引脚接外部振荡器。,或称外接晶振引脚,XTAL1,8031,XTAL2,+5V,XTAL2,8031,XTAL1,外部,振荡器,a).,内部方式时钟电路,b).,外部方式时钟电路,晶振,片,，,频率范围在,1.2,12MHz,间,。,f,3.8V,，,就可认为是高电平,),，就可使芯片有效复位。,.VPD(,备用电源,),当单片机掉电或电源低落到规定范围以下时，,VPD,可提供后备电源以保持片内,RAM,中的内容不致丢失。,8031,P,1,P,0,P,2,P,3,RST,XTAL2,XTAL1,V,SS,V,CC,E,A,ALE,PSEN,4.I/O,端口引脚,P,0.7,P,0.0,(,P,0,口,8,根,I/O,引脚,),P,1.7,P,1.0,(,P,1,口,8,根,I/O,引脚,),P,2.7,P,2.0,(,P,2,口,8,根,I/O,引脚,),P,3.7,P,3.0,(,P,3,口,8,根,I/O,引脚,),P3,口每根,I/O,引脚均有第二功能,:,P,3.0,(RXD),串行口接收端,P,3.1,(TXD),串行口发送端,P,3.2,(INT0),外部中断,0,输入端,P,3.3,(INT1),外部中断,1,输入端,P,3.4,(T,0,),定时,/,计数器,0,外部脉冲输入端,P,3.5,(T,1,),定时,/,计数器,1,外部脉冲输入端,P,3.6,(WR),片外,RAM,写选通信号,P,3.7,(RD),片外,RAM,读选通信号,内部结构在第三节再讲,P18,页,8031,P,1,P,0,P,2,P,3,RST,XTAL2,XTAL1,V,SS,V,CC,E,A,ALE,PSEN,三、,MCS-51,的,时序介绍,1.,时钟周期,f,osc,时钟周期又称为,振荡周期,，由单片机片内时钟振荡电路,OSC,所产生,，其值为时钟脉冲频率,f,osc,的倒数,，是时序中最小的时间单位。,设：,MCS-51,单片机的工作主频,f,osc,=12MHz,，,则其时钟周期为：,T=1,/,f,osc,=1/12,s,。,P28,页,2.,机器周期,对,MCS-51,，当,f,osc,=12MH,Z,时，,T,M,=12T=1s,机器周期可由若干个时钟周期所组成，但,MCS-51,的机器周期始终由,12,个时钟周期,(,或,6,个状态周期,),所组成,，而每个状态周期又分为,P,1,、,P,2,两拍，故一个机器周期中的,12,个时钟周期可以表示为,S,1,P,1,、,S,1,P,2,、,S,2,P,1,、,、,S,6,P,2,。,计算机执行一个基本操作,(,如存储器读、存储器写等,),所需的时间。,1,2,3,12,机器周期,T,M,T,M,=12T,3.,指令周期,对,MCS-51,单片机来说，一个指令周期可以由,1,个、,2,个或,4,个机器周期所组成。,指令周期,下图是一个由二个机器周期所组成的指令周期。,说明：对,MCS-51,指令系统，单个机器周期所组成的指令有,65,条，双个机器周期所组成的指令有,44,条，四个机器周期所组成的指令有,2,条。,计算机执行一条完整指令所需时间。,T,I,=n T,M,n,=1,、,2,、,4,一、,MCS-51,存储器的组织结构,从物理角度,片内程序存储器 片内数据存储器,片外程序存储器 片外数据存储器,片 内,片 外,a).,程序存储器,，,MCS-51,存储器有四个存储空间。,片 内,片 外,b).,数据存储器,2.2,MCS-51,单片机的存储器配置,P18,页,哈佛型,2.,从用户角度,1).,访问片内数据存储器时，用,MOV,指令；,2).,访问片外数据存储器时，用,MOVX,指令；,3).,访问,片内、片外程序存储器,时，,用,MOVC,指令。,，,MCS-51,存储器有三个存储空间。,片内,片外,a).,程序存储器,MOVC,0FFFH,0000H,FFFFH,0000H,片内,片外,b).,数据存储器,MOV,MOVX,FFH,00H,FFFFH,0000H,P19,页,二、,MCS-51,的程序存储器,MCS-51,的程序存储器由,ROM,构成。,片,内,E,A,=1,片,外,片,外,E,A,=0,0FFFH,0000H,0FFFH,0000H,FFFFH,1000H,8031,无片内,ROM,，故,E,A,应接地，使其全部从片外寻址。,8051/8751,有,4K,片内,ROM,，故,E,A,应接高电平,，,使其先从片内寻址,当地址值大于,0FFFH,时,则自动转向片外寻址,.,MCS-51,的程序存储器中有,6,个,特殊单元。,0000H,、,0003H,、,000BH,、,0013H,、,001BH,、,0023H,P19,页,高128B,低128B,SFR,FFH,80H,7FH,00H,FFH,80H,三、,MCS-51,的数据存储器,(,一,),、片内数据存储器,1.,片内,RAM,在物理上可分为三个区块。,MCS-51,的数据存储器由,RAM,构成。,只能,间接寻址,可直接或间接寻址,(,仅,52,型有,),只能,直接寻址,.,.,.,3区(R,7,R,0,),2区(R,7,R,0,),1区(R,7,R,0,),0区(R,7,R,0,),2.,片内,RAM,中的低,128B,1FH,00H,2FH,20H,7FH,30H,用户数据区：,位寻址区,:,工作寄存器区,:,此,区域共有,80,个单元，常作一般用户数据区，堆栈一般也设于此区域中。,此,区域共有,16,个单元，,128,个位,(,位地址为,00H7FH),；既可寻址到单元，又可寻址到位,(,用位寻址方式,),。,此区域共有,32,个单元，分为四区，每区,8,个单元，分别代表,8,个工作寄存器,R,7,R,0,。,07,01,00,7F,79,78,位地址,P20,页,3.,特殊功能寄存器区,SFR,1,).,除,PC,外，,51,子系列共有,18,个专用寄存器,(3,个为,16,位,),，集中设置于,SFR,中，共占据,21,个单元，其地址离散地分布于,80HFFH,间。,52,子系列有,21,个专用寄存器,(5,个为,16,位,),，共占据,26,个单元。,2).,凡字节地址能被,8,整除的单元，既可寻址到单元，又可寻址到位。,51,子系列共有,11,个单元，,82,个位，可寻址到位，位地址分布于,80HFFH,间。,52,子系列共有,12,个单元，,92,个位，可寻址到位。,P21,页,表一：,51,子系列的,SFR,一览表,0,1,高,低,表,二：,51,子系列的,SFR,中可位寻址字节。,位地址,(H),字节地址,(H),(,二,),、特殊功能寄存器功能介绍,1.,累加器,:ACC,(8,位,),3.,程序状态字,:PSW(8,位,),存放下列状态标志,1).,提供第一操作数；,2).,存放操作结果。,2.,寄存器,:B(8,位,),在乘除运算中提供第二操作数，并存放部份结果。,Cy,AC,F,0,RS,1,RS,0,OV,P,进位标志,半进位标志,自定义标志,工作寄存器区数选择位,溢出标志,奇偶,标志,PSW,P22,页,F,1,自定义标志,1,4.,数据指针,:DPTR,（,16,位）,5.,口锁存器,:P0P3(8,位,),1).,是由二个,8,位寄存器,DPH,、,DPL,合并组成。,DPH,（高,8,位）,DPL,（低,8,位）,2).,功能,:,用于存放,16,位数据地址，作为访问片外,存储器的地址指针。,是四个,I/O,并行口的口锁存器，用以实现信息传送中的锁存、缓冲功能；均可进行位寻址；访问时，与片内,RAM,同等对待；地址分别为,80H,、,90H,、,A0H,、,B0H,。,16位,6.,堆栈指针,:SP,(8,位,),1).,所谓堆栈，就是在片内,RAM,中划出一个区域，根据“先进后出，后进先出”规则来存放一些特定信息的地方。,2).SP,是一,8,位寄存器，用于存放栈顶单元的,地址,。,3).,堆栈有二种操作,:,入栈,PUSH,，,出栈,POP,。,8AH,.,.,+1,入栈,8AH,(SP),堆栈区,a).,入栈操作,(SP),堆栈区,b).,出栈操作,RAM,RAM,.,8AH,.,8AH,-1,出栈,direct,direct,默认值为,07H,7.,程序计数器,:PC,(16,位,),1).PC,是唯一一个不属于,SFR,的专用寄存器；,2).PC,中存放的是下一条将要读取指令的存放地址；,3).PC,是一个,16,位的自动增,1,计数器。,一般,:,(PC)(PC)+1,顺序执行,转移,:(PC),目的地址 跳转执行,.,74H,30H,.,80H,05H,.,(PC),+1,a).,顺序执行,1000H,1001H,1030H,1031H,1032H,1037H,+1,b).,跳转,执行,+1,+5,ROM,(PC),ROM,向前跳过,5,个单元,P24,页,(,三,),、片外数据存储器,MCS-51,单片机,提供了外扩,64K,字节的片外,RAM,的能力，这些片外,RAM,单元，既可作一般的数据存储器使用，也可作,I/O,端口使用。这些单元地址或,I/O,端口地址统一编址，访问时，也用相同的指令进行读,/,写或输入,/,输出操作。,FFFFH,.,.,.,0000H,作,I/O,端口,作,数据存储单元,2.3 MCS-51,的,并行,口,MCS-51,有四个,I/O,并行口，每个口均有,8,根双向,I/O,引脚，每个口中均有一个由,8,个,D,触发器所组成的口锁存器。,P,0,口,:,引脚号,3239;,口地址,80H,P,1,口,:,引脚号,18;,口地址,90H,P,2,口,:,引脚号,2128;,口地址,A0H,P,3,口,:,引脚号,1017;,口地址,B0H,P,1,18,P,3,1017,P,0,3932,P,2,2720,8031,8051,8751,P24,页,一、并行口的结构,1.,P1,口,P,1,口只能作一般,I/O,口,(8,位准双向口,),，每一位都能设定为输入或输出，其位结构如下图。,Q,Q,D,T,P26,页,Q,Q,T,D,Q,Vcc,R,上拉,P,1.X,读锁存器,读引脚,内部总线,写锁,存器,1).P,1,口作输出口：,输出路径为,DQTP,1.X,输出路径,1,1,0,2).P,1,口作输入口,：,须先向口锁存器中写入“,1”,，使,T,截止。,读引,脚：对一般输入指令。如：,MOV A,，,P1,读,锁存器：对读,-,修改,-,写指令。如,:ANL P1,，,A,1,输入路径,0,对读,-,修改,-,写指令,对一般读指令,2.P2口,P,2,口既可作一般,I/O,口，又可作扩展系统的高,8,位地址输出口,(,与,P,0,口一起组成,16,位地址总线,),。其位结构如下图。,Q,Q,D,Q,D,Q,G,T,P26,页,Q,Q,T,D,Q,Vcc,R,上拉,P,2.X,读锁存器,读引脚,内部总线,写锁,存器,地址,MUX,控制,G,1).P2,口作一般,I/O,口使用,:,控制信号使,MUX,打在,Q,端，此时由于反相,器,G,的存在，故与,P1,口相同。,输入路径,输出路径,1,1,0,Q,Q,T,D,Q,Vcc,R,上拉,P,2.X,读锁存器,读引脚,内部总线,写锁,存器,地址,MUX,控制,G,2).P2,口作地址高,8,位输出口,控制信号使,MUX,打在地址端，地址信号的输出路径为：,地址端,MUX,GT,P,2.X,地址输出路径,1,1,0,3.P3口,P3,口既可作一般,I/O,口，又可作第二功能控制口，此时各位的功能如下：,P27,页,1).P3,口作一般,I/O,口使用,:,此时，第二功能输出线须为“,1”,，则,G,门仅受,Q,端控制，故与,P2,口作一般,I/O,口使用时相同。,第二功能输入,“1”,Q,Q,T,D,Q,Vcc,R,上拉,P,3.X,读锁存器,读引脚,内部总线,写锁,存器,第二功能输出,G,1,输出路径,1,0,输入路径,2).P3,口作第二功能输入,/,输出,口,第二功能输出,：,须先向口锁存器中写入“,1”,使,Q,端输出为“,1”,，则,G,门仅受第二功能输出线控制。,第二功能输入,：,须先使,Q,端和第二功能输出线均为“,1”,，从而使,T,截止。,第二功能输入,Q,Q,T,D,Q,Vcc,R,上拉,P,3.X,读锁存器,读引脚,内部总线,写锁,存器,第二功能输出,G,“,1,”,第二功能输入路径,1,1,0,第二功能输出路径,4.P,0,口,P,0,口既可作一般,I/O,口，又可作数据,/,地址,(,低,8,位,),输出口。其位结构如下图。,Q,Q,G,1,G,2,Q,Q,D,Q,P24,页,1).P0,口作一般,I/O,口使用,:,此时控制信号为,0,，使,T,1,截止，且使,MUX,打在,Q,端，此时与,P1,口,完全相同,(,但为开漏输出,),。,数据输入路径,Q,Q,T,2,D,Q,Vcc,P,0.X,读锁存器,读引脚,内部总线,写锁,存器,地址,/,数据,MUX,控制,Q,T,1,G,1,G2,“,0,”,输出路径,1,1,0,2).P0,口作数据,/,地址口使用,:,控制信号须为,1,，且使,MUX,打在数据,/,地址端。,输出,：,数据,/,地址端为“,1”,，则,T,1,导通，,T,2,截止。,数据,/,地址端为“,0”,，则,T,2,导通，,T,1,截止。,输入,：,不必向口锁存器中写入“,1”,，直接读入即可。,Q,Q,T,2,D,Q,Vcc,P,0.X,读锁存器,读引脚,内部总线,写锁,存器,地址,/,数据,MUX,控制,Q,T,1,G1,G2,“1”,输出路径,输入路径,二、,MCS-51,并行口的功能及负载能力,1.MCS-51,并行口的功能及使用分工,P0,口：作一般,I/O,口,作数据,/,地址,(,低,8,位,),口,P1,口：作一般,I/O,口,P2,口：作一般,I/O,口,作地址,(,高,8,位,),输出口,P3,口：作一般,I/O,口,作第二功能控制口,MCS-51,在访问外扩存储器时各并行口的分工如上面,所示。,8031,8051,8751,P,2,口,P,0,口,P,1,口,PSEN,RD,WR,P3.7,P3.6,AB,DB,CB,作一般,I/O,功能,P3.1,P3.0,TXD,RXD,2.P0,P3,口的负载能力及接口要求,1).P,0,口输出级的每一位均可驱动,8,个,LSTTL,负载；,P,1,P,3,口输出级的每一位可驱动,4,个,LSTTL,负载。,2).P,0,口,P,3,口作一般,I/O,口时，均为准双向口,(,即作输入口时，须先向口锁存器中写入“,1”),；而,P,0,口作数据口使用时，才是一个真正的双向口。,3).P,0,口作一般,I/O,口时，由于输出级是开漏电路，故用它驱动,NMOS,电路时需外加上拉电阻；而,P,1,口,P,3,口的输出级内部有上拉电阻，故组成系统时无需外加上拉电阻。,2.4 MCS-51,单片机的工作方式,一、复位方式,我们已经知道，在,MCS-51,单片机的,RST,引脚上保持二个机器周期的高电平,(,若,f,osc,=6MH,Z,，,则需保持,4s),，,就可使芯片有效复位。,使芯片复位的方法有以下二种：,a).,上电自动复位电路,b).,开关复位电路,C,+5V,R,1,2k,RST,8031,10F,R1,C,R2,+5V,RST,8031,200,P33,页,MCS-51,复位后的片内寄存器状态,FFH,FFH,FFH,FFH,07H,P33,页,二、程序执行方式,此,工作方式是单片机的基本工作方式，所执行的程序放于程序存储器,(,即,ROM),中，需通过,PC,来寻址执行。,由于复位后,PC=0000H,，,故程序的执行总是从地址,0000H,开始的；但实际上程序一般不可能从地址,0000H,开始存放，故须在,0000H,单元开始存放一条转移指令，使,CPU,复位后转到真正的程序入口。,ORG 0000H,LJMP MAIN,；,无条件转移到,MAIN,ORG 1000H,MAIN,：,；,主程序,P33,页,计算机执行程序时的示意图,开始,起始地址,PC,按,PC,所指地址,取出指令,IR,Y,N,程序结束否,?,分柝指令,，且,PC+1PC,结束,执行指令,1).,计算机执行程序的过程就是一个不断,取出指令、分柝指令、执行指令,的过程。,2).PC,是一个自动增,1,计数器，用于引导,CPU,去执行下一条指令。,3).,执行一般指令时,:,(PC),(PC)+1,4).,执行转移指令时,:,(PC),目的地址,三、低功耗操作方式,MCS-51,的低功耗操作方式：,对,HMOS,型有一种：,掉电方式,。,对,CHMOS,型有二种：掉电方式和冻结方式。,1.HMOS,型的掉电方式操作方式,正常工作时，,CPU,和片内,RAM,由,V,CC,供电。,当,V,CC,掉电时，可由接在,RST/V,PD,引脚上的后备电源给片内,RAM,供电,(,功耗约为,正常工作时,的,10%),，保持其中的数据不致丢失。,掉电保护电路,:,施密特,触发器,复位电路,片内RAM,RST/V,PD,V,cc,V,ss,(,指,VCC 3.8V,时,),2.CHMOS,型的低功耗操作方式,其低功耗方式由电源控制寄存器,PCON,来控制。,GF,1,GF,0,PD,IDL,PCON,1).IDL,冻结操作控制位,IDL=1,时，,CPU,进入,冻结操作状态,。此时，,CPU,的内部时钟被切断，但其状态却被完整地保存，中断系统、定时器和串行口仍能工作。,若想结束冻结状态，一般采用中断方法，也可采用硬件复位的方法。,2).PD,掉电操作控制位,PD=1,时，,CPU,进入,掉电操作状态,。此时，,CPU,停止工作，片内,RAM,和,SFR,保持原来的数值，其功耗达到最小。想结束掉电操作方式的唯一方法是硬件复位。,3).GF1,、,GF0,通用标志位,可用于区别正常中断还是,冻结状态下的中断。,本 章 要 点,1.MCS-51,外部引脚,:,40,脚，,DIP,封装。,P0.7P0.0,：,P0,口引脚,P1.7P1.0,：,P1,口引脚,P2.7P2.0,：,P2,口引脚,P3.7P3.0,：,P3,口引脚,VCC,、,VSS,：,电源引脚,XTAL1,、,XTAL2,：,外接晶振引脚,RST,：,复位引脚,PSEN,：,取指信号引脚,ALE,：,地址锁存信号,EA,：,访问片外,ROM,控制信号,EA/VPP,ALE/PROG,PSEN,引脚分布图,40,39,38,37,36,6 35,7 34,8 33,9 32,10 31,11 30,12 29,13 28,14 27,15 26,16 25,17 24,23,22,20 21,P1.0,P1.1,.,.,.,P1.6,P1.7,P3.0,P3.1,.,.,.,P3.6,P3.7,P0.0,P0.1,.,.,.,P0.6,P0.7,P2.7,P2.6,.,.,.,P2.1,P2.0,RST/VPD,VCC,XTAL2,XTAL1,VSS,8031,8051,8751,外部,RAM,内部,RAM,2.MCS-51,单片机的存储器结构示意图,片内,RAM,低,128B,3,.MCS-51,并行口的功能及分工,P,0,口：作一般,I/O,口,作数据,/,地址,(,低,8,位,),口,P,1,口：作一般,I/O,口,P,2,口：作一般,I/O,口,作地址,(,高,8,位,),输出口,P,3,口：作一般,I/O,口,作第二功能控制口,8031,8051,8751,P,2,口,P,0,口,P,1,口,PSEN,RD,WR,P3.7,P3.6,AB,DB,CB,作一般,I/O,功能,P3.1,P3.0,TXD,RXD,本章,作业,P3435,：,2,、,4,、,7,、,10,、,18,补充题,1.,叙述,MCS-51,单片机引脚中的,ALE,、,PSEN,、,EA,、,RST,的功能。,2.MCS-51,单片机的存储器从物理角度可分为哪几个存储空间？从使用者角度又可分为哪几个存储空间,?,3.8051,单片机共有多少个特殊功能寄存器,?,其中又有哪几个特殊功能寄存器可进行位寻址？其字节地址需满足什么条件,?,4.MCS-51,单片机有几个并行,I/O,口？它们各有什么功能？使用它们时，一般又是如何分工的？,