集成逻辑门及其基本应用.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,集成逻辑门及其基本应用,学习要求,掌握,TTL,、,CMOS,与非门电路主要参数的测试方法及,OC,门、,TS,门的“线与”功能,；,设计与安装测试逻辑门参数的实验电路，并进行参数测试,；,学会运用集成逻辑门设计报警、延时等功能电路。,一、,TTL,门电路的主要参数及使用规划,1.TTL,与非门电路的主要参数,静态功耗,P,D,指与非门空载时电源总电流,I,CC,与电源电压,V,CC,的乘积，即,P,D,=,I,CC,V,CC,(2-3-1),式中，,I,CC,为与非门的所有输入端悬空、输出端空载时，电源提供的电流。一般,I,CC,10mA,，,P,D,50mW,。,输出高电平,V,OH,指与非门有一个以上的输入端接地时的输出电平值。一般,V,OH,3.5V,，,称为逻辑,“,1,”,。,输出低电平,V,OL,指与非门全部输入端为高电平时的输出电平值。一般,V,OL,0.4V,，,称为逻辑,“,0,”,。,扇出系数,N,O,为与非门在输出为低电平,V,OL,时，能够驱动同类门的最大数目。测试时，,N,O,可由下式计算,：,N,O,=,I,OL,/,I,IS,(2-3-2),式中，,I,IS,为输入短路电流，是指一个输入端接地、其余输入端悬空、输出端空载时，从接地输入端流出的电流。一般,I,IS,1.6mA,；,I,OL,为输出端为低电平时允许灌入的最大电流，一般,I,OL,16mA,。,平均传输延迟时间,t,pd,是表征器件开关速度的参数。当与非门的输入为一方波时，其输出波形的上升沿和下降沿均有一定的延迟时间，设上升沿延迟时间为,t,PLH,，,下降沿延迟时间为,t,PHL,，,则平均传输延迟时间,t,pd,可用式,(2-3-3),表示。,t,pd,的数值很小，一般为几纳秒至几十纳秒。,t,pd,=(t,PLH,+t,PHL,)/2,(2-3-3),直流噪声容限,V,NH,和,V,NL,指输入端所允许的输入电压变化的极限范围。输入端为高电平状态时的噪声容限,V,NH,=,V,OH min,V,IH min,(2-3-4),输入端为低电平状态时的噪声容限,V,NL,=,V,IL max,V,OL max,(2-3-5),通常,V,OH min,=2.4V,，,V,IH min,=2.0V,，,V,IL max,=0.8V,，,V,O max,=0.4V,，,所以,V,NH,和,V,NL,一般约为,400mV,。,2.TTL,器件的使用规则,电源电压,+,V,CC,只允许在,+5V,10%,范围内，超过该范围可能会损坏器件或使逻辑功能混乱。,电源滤波,TTL,器件的高速切换，会产生电流跳变，其幅度约,4mA5mA,。,该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接,1,个,100,F,的电容作为低频滤波及,1,个,0.01,F0.1,F,的电容作为高频滤波。,输出端的连接,不允许输出端直接接,+5V,或接地。对于,100pF,以上的容性负载，应串接几百欧姆的限流电阻，否则会导致器件损坏。除集电极开路,(OC),门和三态,(TS),门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。,输入端的连接,输入端可以串入,1,只,1k,10k,电阻与电源连接或直接接电源电压,+,V,CC,来获得高电平输入。直接接地为低电平输入。或门、或非门等,TTL,电路的多余的输入端不能悬空，只能接地，与门、与非门等,TTL,电路的多余输入端可以悬空,(,相当于接高电平,),，但因悬空时对地呈现的阻抗很高，容易受到外界干扰，所以可将它们直接接电源电压,+,V,CC,或与其它输入端并联使用，以增加电路的可靠性，但与其它输入端并联时，从信号获取的电流将增加。,二、,CMOS,门电路的主要参数及使用规则,1.CMOS,与非门电路的主要参数,电源电压,+,V,DD,CMOS,门电路的电源电压,+,V,DD,的范围较宽，一般在,+5V+15V,范围内均可正常工作，并允许波动,10%,。,静态功耗,P,D,CMOS,的,P,D,与工作电源电压,+,V,DD,的高低有关，但与,TTL,器件相比，,P,D,的大小则显得微不足道,(,约在微瓦量级,),。,输出高电平,V,OH,V,OH,V,DD,0.5V,为逻辑“,1,”,。,输出低电平,V,OL,V,OL,V,SS,+0.5V,为逻辑“,0,”,(,V,SS,=0V),。,扇出系数,N,O,CMOS,电路具有极高的输入阻抗，极小的输入短路电流,I,IS,，,一般,I,IS,0.1,A,。,输出端灌入电流,I,OL,比,TTL,电路的小很多，在,+5V,电源电压下，一般,I,OL,500,A,。,但是，如果以这个电流来驱动同类门电路，其扇出系数将非常大。因此，在工作频率较低时，扇出系数不受限制。但在高频工作时，由于后级门的输入电容成为主要负载，扇出系数将受到限制，一般,N,O,=1020,。,平均传输延迟时间,t,pd,CMOS,电路的平均传输延迟时间比,TTL,电路的长得多，通常,t,pd,200ns,。,直流噪声容限,V,NH,和,V,NL,CMOS,器件的噪声容限通常以电源电压,+,V,DD,的,30%,来估算，当,+,V,DD,=+5V,时，,V,NH,V,NL,=1.5V,，,可见,CMOS,器件的噪声容限比,TTL,电路的要大得多，因此，抗干扰能力也强得多。提高电源电压,+,V,DD,是提高,CMOS,器件抗干扰能力的有效措施。,2.CMOS,器件的使用规则,电源电压,电源电压不能接反，规定,+,V,DD,接电源正极，,V,SS,接电源负极,(,通常接地,),。,输出端的连接,输出端不允许直接接,+,V,DD,或地，除三态门外，不允许两个器件的输出端连接使用。,输入端的连接,输入端的信号电压,V,i,应为,V,SS,V,i,V,DD,，,超出该范围会损坏器件内部的保护二极管或绝缘栅级，可在输入端串接一只限流电阻,(10k,100k,),。,所有多余的输出端不能悬空，应按照逻辑要求直接接,+,V,DD,或,V,SS,(,地,),。工作速度不高时允许输入端并联使用。,其它,测试,CMOS,电路时，应先加电源电压,+,V,DD,，,后加输入信号,；,关机时应先切断输入信号，后断开电源电压,+,V,DD,；,所有测试仪器的外壳必须良好接地。,CMOS,电路具有很高的输入阻抗，易受外界干扰、冲击和出现静态击穿，故应存放在导电容器内,；,焊接时电烙铁外壳必须接地良好，必要时可以拔下烙铁电源，利用余热焊接。,三、集成逻辑门的基本应用,按照逻辑功能可以将集成逻辑门分为,反相器,、,与非门,、,集电极开路,(,简称,OC),与非门,、,或非门,、,缓冲,/,驱动器,、,组合逻辑门,及,具有三态输出的逻辑门,等。,1.,门电路构成的时钟源,(a)TTL,门电路构成的脉冲时钟源,R,o,为门电路内部等效电阻，一般为几百欧姆。输出频率可从几赫兹至几兆赫兹变化，改变电容,C,实现频率粗调，调节,RP,实现频率细调。,1D,2D,3D,4D,0,1,0,0,0,1,1,1,1,1,0,0,工作原理,：初始态，设,1D,输入为,0,，则各,D,的两端电压如图所示，此时,C,充电，左端电压达到,U,OH,时，,1D,输入为,1,，电容,C,反向充电，左端电压达到,U,OL,时，,1D,输入为,0,，电路工作情况重复。产生方波如上图。,晶体管,T,接成射极跟随器，可使输出级与前级隔离，电位器电阻,RP,变化几十千欧也不会影响电路的工作状态。因此，该电路具有输出频率范围宽、输出波形好、带负载能力强的优点。,2.,门电路构成的触发器,用门电路可以构成,RS,触发器、单稳态触发器等，右图为,基本,RS,触发器,。,它具有复位,(,清“,0,”,),和置位,(,置“,1,”,),的功能，,开关,S,置于,1,时,Q=0,，,S,置于,2,时,Q=1,，,而且开关,S,的切换不会引起,Q,端的抖动，因此，该电路常用作去抖动开关电路。,右,图为由基本,RS,触发器构成的单稳态触发电路，可用作常明灯的控制电路或报警电路。,工作原理：,在触发脉冲没有来到时，,R=1,，,S=0,，,Q=1,，,发光二极管,D,亮，电容,C,t,经,R,t,充电，直到,S=1,。,Q,仍维持,1,不变，,D,始终保持亮，故称常明灯。如果负脉冲来到，,R=0,，,S=1,，则,D,灭,电容,C,t,放电，直到,S=0,。当,R=1,，,S=0,时，,D,又恢复亮状态。灯灭的时间,t,=0.7,R,t,C,t,。,4.,集电极开路,(,OC,),门和三态,(,TS,),门的应用,集电极开路,(OC),与非门和三态,(TS),输出门都具有,“线与”,的功能，即它们的输出端可以直接相连。,对于集电极开路的与非门，因其输出端是悬空的，使用时,一定要在输出端与电源之间接一电阻,R,L,，,其值根据应用条件决定。,右图为,n,个,OC,门“线与”驱动,TTL,门电路的情况。分析表明，外接电阻,R,L,的最大值,R,L max,和最小值,R,L min,的表达式,n,个,OC,门线与,式中，,V,OH min,=2.4V,，,I,OH,=100,A,，,I,IH,=50,A,V,OL max,=0.4V,，,I,OL,=8mA,，,I,IL,=0.4mA,，,m,为负载门输入端总个数。,用,OC,与非门实现“与或非”逻辑功能比采用普通与非门要经济得多，,图,2.3.5,一级,OC,门代替三级“与非门”,(a),(b),(a),三级“与非门”,(b),一级,OC,门,用一级,OC,门可代替三级与非门，不仅器件少而且速度大大提高。一般取,R,L min,R,L,R,L max,。,三态,(TS),输出与非门与普通与非门电路不同之处在于多了一个控制端,(,又称禁止端或,使能端,EN,),，,如图,2.3.6,所示。当控制端为高电平时，输出端断开，呈现高阻状态，或称“悬挂”。当控制端为低电平时，输出等于输入。将三态缓冲驱动器的输出端直接并联到一条公共总线上，当它们的控制端,C,轮流为低电平时，可将各组数据轮流地传送到总线上。,三态门用于数据传输,集成电路定时器,555,及其基本应用,学习要求,掌握集成电路定时器,555,构成的单稳态触发器、自激多谐振荡器及施密特触发器的工作原理与应用电路的设计方法。,熟练安装与测试各实验电路，独立完成所布置的实验设计与制作任务。,一、,555,的内部结构及性能特点,555,定时器的,电压范围,较宽，在,+3V+18V,范围内均能正常工作，其输出电压的低电平,V,oL,0,，,高电平,V,OH,+,V,CC,，,可与其它数字集成电路,(,CMOS,、,TTL,等,),兼容，而且其输出电流可达到,100mA,，,能直接驱动继电器。,555,的,输入阻抗极高,，输入电流仅为,0.1,A,，,用作定时器时，定时时间长而且稳定。,555,的,静态电流较小,，一般为,80,A,左右。,三极管,T,起开关控制作用,A,1,为反相比较器,A,2,为同相比较器,比较器的,基准电压,由电源电压,+,V,CC,及内部电阻的分压比决定,RS,触发器,具有复位控制功能，可控制,T,的导通与截止,二、,555,组成的基本电路及应用,单稳态触发器及其应用,多谐振荡器及其应用,RS,触发器和施密特触发器的应用,1.,单稳态触发器及其应用,接通电源设,T,截止,+,V,CC,通过,R,向,C,充电,当,v,C,上升到（,2/3,）,V,CC,时反相比较器,A,1,翻转,输出低电平,RS,触发器复位,输出端,v,o,为“,0,”,则三极管,T,导通，,C,经,T,迅速放电，输出端为零保持不变,如果负跳变触发脉冲,v,i,由,端输入,当,v,i,下降到,V,CC,/3,时同相比较器,A,2,翻转，输出低电平,RS,触发器置位,输出端,v,o,为“,1,”,则三极管,T,截止,电源,+,V,CC,经,R,再次向,C,充电,以后重复上述过程,1.,单稳态触发器及其应用,工作波形如图所示,其中,V,i,为输入触发脉冲,V,C,为电容,C,两端的电压,V,o,为输出脉冲,t,p,为延时脉冲的宽度,分析表明,:,t,p,=,RC,ln3,1.1,RC,触发脉冲的周期,T,应大于,t,p,才能保证每个负脉冲起作用,(1),触摸开关电路,无触发脉冲输入时，,555,的输出,v,o,为“,0,”,，发光二极管,D,不亮,当用手触摸金属片,M,时,相当于,端输入一负脉冲,555,的内部比较器,A,2,翻转,使输出,v,o,变为高电平“,1,”,发光二极管亮,直至电容,C,上的电压充到,V,C,=2,V,CC,/3,为止,C,1,为高频滤波电容，以保持,V,CC,的基准电压稳定，一般取,0.01,F,C,2,用来滤除电源电流跳变引入的高频干扰，一般取,0.01,F0.1,F,触摸开关电路可以用于触摸报警、触摸报时、触摸控制等。电路输出信号的高低电平与数字逻辑电平兼容,(2),分频电路,设输入信号,v,i,为一列脉冲串，第一个负脉冲触发,2,端后，输出,v,o,变为高电平，电容,C,开始充电,如果,RC,T,i,，,由于,v,C,未达到,V,CC,，,v,o,将一直保持为高电平，,T,截止。这段时间内，输入负脉冲不起作用,当,v,C,达到,2,V,CC,/3,时，输出,v,o,很快变为低电平，下一个负脉冲来到，输出又上跳为高电平，电容,C,又开始充电,如此周而复始,输出脉冲的延迟时间,t,p,=1.1,RC,输出脉冲的周期,T,o,=,N T,i,分频系数,N,主要由延迟时间,t,p,决定，由于,RC,时间常数可以取得很大，故可获得很大的分频系数,2.,多谐振荡器及其应用,接通电源，设三极管,T,截止,+,V,CC,经外接电阻,R,1,、,R,2,向电容,C,充电,当,C,上的电压,v,C,上升到,2,V,CC,/3,时，比较器,A,1,翻转输出低电平，,RS,触发器复位，输出,v,o,为“,0,”,，则三极管,T,导通,C,经,R,2,和,T,放电，当,v,C,下降到,V,CC,/3,时，比较器,A,2,翻转输出低电平，,RS,触发器置位，输出,v,o,变为“,1,”,，,T,又截止，,C,又开始充电,电容,C,的放电时间,t,1,与充电时间,t,2,分别为,t,1,=,R,2,C,ln2,0.7,R,2,C,t,2,=(,R,1,+,R,2,),C,ln2,0.7(,R,1,+,R,2,),C,输出脉冲的频率,(1),时钟脉冲发生器,555,组成的多谐振荡器可以用作各种时钟脉冲发生器，如图所示为脉冲频率可调的矩形脉冲发生器,改变电容,C,可获得超长时间的低频脉冲,调节电位器,RP,可得到任意频率的脉冲如秒脉冲，,1kHz,、,10kHz,等标准脉冲,由于电容,C,的充放电回路时间常数不相等，所以所示电路的输出波形为矩形脉冲，矩形脉冲的占空比随频率的变化而变化,(1),时钟脉冲发生器,占空比可调的时钟脉冲发生器,接入两只二极管,D,1,、,D,2,后，电容,C,的充放电回路分开,放电回路为,D,2,、,R,B,、,内部三极管,T,及电容,C,，,放电时间,t,1,0.7,R,B,C,充电回路为,R,A,、,D,1,、,C,，,充电时间,t,2,0.7,R,A,C,输出脉冲的频率,调节电位器,RP,可以改变输出脉冲的占空比,但频率不变。如果使,R,A,=,R,B,则可获得对称方波,(2),通断检测器,若探头,A,、,B,接通，则电路为一多谐振荡器，输出脉冲经扬声器发声,如果,A,、,B,断开，则电路不产生振荡，扬声器无声,声音的高低由,R,1,、,R,2,、,C,决定。由式,(2-5-6),可以计算该电路的工作频率,通断检测器电路的应用十分广泛，如检测电路的通断、水位报警等,(3),手控蜂鸣器,该电路可以用作电子门铃、医院病床用呼叫等,电路的振荡是通过控制,555,的复位端实现的,按下,S,，,端接高电平,电路产生振荡输出音频信号，扬声器发声,松开,S,后，电容,C,3,通过,R,3,放电，直到复位端,变为低电平时电路停振,R,3,、,C,3,为延时电路，改变它们的值可以改变延迟时间,3.RS,触发器和施密特触发器的应用,基本,RS,触发器,R,端为正脉冲触发,(,S,端的电平高于,V,CC,/3,),时，当,R,端电平达到,2Vcc/3,时,555,输出为低电平,即,v,o,为“,0,”,称为,复位,当,S,端为负脉冲触发，,(,R,端的电平高于,2,V,CC,/3,)S,端电平达到,Vcc/3,时,555,输出为高电平,即,v,o,为“,1,”,称为,置位,3.RS,触发器和施密特触发器的应用,若将,R,，,S,相连接，则可构成施密特触发器,2,V,CC,/3,称为施密特触发器的,正向阈值电压,V,CC,/3,称为施密特触发器的,负向阈值电压,两者的差值称为,滞后电压,正向阈值电压可以通过外加电压进行改变，如图中脚接一可调节的直流电压,V,CO,，,则可改变滞后电压大小，从而实现对被测信号的电平检测,3.RS,触发器和施密特触发器的应用,逻辑电平测试电路,其工作方式与施密特触发器相同,调节电位器,RP,可以改变正向阈值电压，即逻辑电平的,门限电压,当,v,i,的电平高于门限电压时,红色发光二极管亮,当,v,i,的电平低于门限电压时,绿色发光二极管亮,该测试电路可用于,TTL,、,CMOS,等逻辑电路的测试，被测信号的频率不得超过,25Hz,，,否则观察效果不明显,设计任务,集成逻辑门,P46 2.3.4,555,应用电路设计,P60 2.5.1,2.5.4,实验与思考题,利用,555,组成的单稳态触发器，设计以下电路，并进行实验调整与制作。,触摸控制灯,要求手触摸金属片,(,或导线,),时，床头小电珠亮,10s,，,作为晚上看手表时间用,分频器 设时钟脉冲的频率为,1kHz,，,要求输出脉冲的频率为,10Hz,倍频器,设时钟脉冲的频率为,500Hz,，,要求输出脉冲的频率为,1kHz,利用,555,组成的多谐振荡器，设计以下电路，并进行实验。,晶体管测试器 插上被测晶体管，发声，说明晶体管是好的。声音越大，,值越高。若无声，说明晶体管已坏。要求能够测试,PNP,型与,NPN,型的晶体三极管,运算放大器测试器 设被测运放为,A741,。,如果,A741,是好的，则两只发光二极管轮流导通发光,；,如果发光二极管不亮，说明,A741,已损坏,时钟信号发生器,要求具有标准秒脉冲输出及,1kHz,、,20Hz20kHz,内任意频率的信号，且脉冲信号的占空比可调,报警电路,：,水位报警、超速报警、防盗报警。报警用的检测器根据用途自行选定。,利用,555,组成的施密特触发器实现波形变换，将三角波变成方波。,