三 微处理器.ppt

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二章,80X86,微处理器,本章详细说明了,16,位微处理器,8086/8088CPU,的内部编程结构、内部寄存器的功能和外部管脚的作用，并阐述了系统对存储器的分段管理。,图,2.1,8086CPU,的内部结构图,Bus Interface Unit,Execution Unit,一、总线接口部件,(BIU),总线接口部件由下列各部分组成：,（,1,）,4,个段地址寄存器,:,CS,16,位的代码段寄存器；,DS,16,位的数据段寄存器；,ES,16,位的扩展段寄存器；,SS,16,位的堆栈段寄存器；,（,2,）,16,位的指令指针寄存器,IP,；,（,3,）,20,位的地址加法器和总线控制电路；,（,4,）,6,字节的指令队列缓冲器。,总线接口部件的功能是负责完成,CPU,与存储器或,I/O,接口之间的数据传送，即,BIU,要从内存中取指令，送到指令队列缓冲器,.,二、,执行部件,EU,执行部件的功能就是负责从指令队列取指令并执行。从编程结构图可见，执行部件由下列几个部分组成：,（,1,）通用寄存器组：,4,个,16,位数据寄存器,AX,、,BX,、,CX,、,DX,和,4,个,16,位指针寄存器与变址寄存器,SP,、,BP,和,SI,、,DI,；,（,2,）数据暂存寄存器：暂存数据；,（,3,）标志寄存器：它反映,CPU,运算的状态特征和存放控制标志；,（,4,）算术逻辑单元,ALU,：用于算数和逻辑运算。,（,5,）,EU,控制电路：它是控制、定时与状态逻辑电路，接收从,BIU,中指令队列取来的指令，经过指令译码形成各种定时控制信号，对,EU,的各个部件实现定时操作。,8086/8088,取指部分与执行部分是分开的。,在一条指令的执行过程中可以取出下一条（或多条）指令，指令 在指令队列中排队；,在一条指令执行完成后,就可以立即执行下一条指令，减少,CPU,为取指令而等待的时间，提高,CPU,的利用率和整个运行速度。,重迭操作技术：,一方面提高了整个执行速率，另一方面降低了与之相配的存储器的存取速度的要求。,8086/8088,微处理器,:,BIU,和,EU,并行操作，,取指和执行可以重迭，大大,减少了等待,取指所需的时间，,提高,CPU,的利用率,。,20,位物理地址的形成,定义：,物理地址：,存储器的绝对地址（,20,位的实际地址）,，,范围从,00000H,FFFFFH,是由,CPU,访问存储器时由地址总线发出的地址。,例：,20000H,逻辑地址：,由段基址和段内偏移地址组成的地址，段基址和段内偏移地址都是,16,位的无符号二进制数，在程序设计时使用的地址。,例：,8000,：,0100H,CPU,访问存储器时，必须先确定所要访问的存储单元的物理地址才能取出（或存入）该单元中的内容。,物理地址计算方法：,即把段地址左移,4,位再加上偏移地址值形成物理地址，写成：,物理地址,=16d,段地址,+,偏移地址。,*,每个存储单元只有唯一的物理地址。但可由不同的段地址和不同的偏 移地址组成。,2.1.2 8086/8088,的内部寄存器,8086/8088,的内部寄存器如图,2.2,所示，它共有,13,个,16,位的寄存器和,1,个标志寄存器,。,AH,AL,BH,BL,CH,CL,DH,DL,SP,SS,BP,SI,ES,FLAGS,DS,IP,CS,DI,BX,基址寄存器,AX,累加器,CX,计数寄存器,DX,数据寄存器,堆栈指针寄存器,基址指针寄存器,源变址寄存器,目的变址寄存器,指令指针,状态标志寄存器,代码段寄存器,数据段寄存器,堆栈段寄存器,扩展段寄存器,数据寄存器,指针寄存器,变址寄存器,控制寄存器,段寄存器,通用寄存器,AX,累加器，它是算术运算主要寄存器。另外，所有的指令都使用这一寄存器与外部设备传送信息。,BX,基址寄存器,:,在计算存储器地址时，常用来存放基准地址,.,CX,计数寄存器,:,在循环指令中作为一个计数器使用，在数据串操作指令中用于存放数据串元素的个数,.,一般在双字运算时，把,DX,和,AX,组合在一起存放一个双字长数，,DX,用于存放高位字，,AX,存放低位字,.,标志寄存器（,Flag Register,）共有,16,位，其中,7,位未用。标志寄存器内容如图,2-3,所示：,图,2-3,标志寄存器结构图,标志,寄存器,:,进位标志位,Carry Flag,奇,/,偶标志位,Parity Flag,辅助进位标志位,Auxiliary Flag,零标志位,Zero Flag,符号标志位,Sign Flag,溢出标志位,Overflow Flag,状态标志位,控制标志位,跟踪标志位,Trap Flag,方向标志位,Direction Flag,中断允许标志位,Interrupt Enable,Flag,状态标志,:,用来记录程序中运行结果的状态信息作为后续条件转移指令的转移控制条件。,状态标志包括,6,位：,CF,、,PF,、,AF,、,ZF,、,SF,、,OF,。,OF,（,Overflow Flag,）溢出标志（一般指补码溢出）,OF=1,：在运算过程中，如操作数超过了机器表示的范围称为溢出。,OF=0,：在运算过程中，如操作数未超过机器能表示的范围称为 不溢出。,字节允许范围,-128,+127,，字运算范围,-32768,+32767,。,SF,（,Sign Flag,）符号标志，状态与运算结果最高位相同,SF=1,：记录运算结果的符号为负。,SF=0,：记录运算结果的符号为正。,ZF,（,Zero Flag,）零标志,ZF=1,：运算结果为,0,。,ZF=0,：运算结果不为,0,。,CF,（,Carry Flag,）进位标志,CF=1,：运算时最高有效位产生有进（借）位。,CF=0,：运算时最高有效位没有产生进（借）位。,DF(Direction Flag),方向标志位,DF=1,每次串处理操作后使变址寄存器,SI,和,DI,减量，使串处理从高地址向低地址方向处理。,DF=0,每次串处理操作后使变址寄存器,SI,和,DI,增量,使串处理从低地址向高地址方向处理。,DF,方向标志位是在串处理指令中控制处理信息的方向用的。,控制标志,:,对控制标志位进行设置后,对其后的操作起控制作用。,控制标志位包括,3,位,:TF,、,IF,、,DF,。,跟踪（陷阱）标志,TF,、中断标志,IF,、方向标志,DF,。,TF(Trap Flag),跟踪,(,陷阱,),标志位,TF=1,每执行一条指令后，自动产生一次内部中断，,使,CPU,处于单步执行指令工作方式，便于进行程序调试，用户能检查程序。,TF=0,CPU,正常工作，不产生陷阱。,IF(Interrupt Flag),中断标志 位,IF=1,允许外部可屏蔽中断。,CPU,可以响应可屏蔽中断请求。,IF=0,关闭中断。,CPU,禁止响应可屏蔽中断请求。,IF,的状态对不可屏蔽中断和内部软中断没有影响。,DF(Direction Flag),方向标志位,DF=1,每次串处理操作后使变址寄存器,SI,和,DI,减量，使串处理从高地址向低地址方向处理。,DF=0,每次串处理操作后使变址寄存器,SI,和,DI,增量,使串处理从低地址向高地址方向处理。,DF,方向标志位是在串处理指令中控制处理信息的方向用的。,例,2.1,：设,AL=01111110B,BL=00101000B,执行下面加法指令,ADD AL,BL;,01111110,00101000,10100110,执行结果,AL=10100110B,从运算结果得出，最高位没有产生进位，则,CF=0,；,1,的个数为,4,个，即偶数个,1,，则,PF=1,；运算结果不为,0,，则,ZF=0,；在运算中第,3,位向第,4,位产生进位，则,AF=1,；运算结果最高位为,1,，则,SF=1,；在运算中次高位向最高位有进位，最高位向更高位无进位，故有溢出,OF=1,。该运算结果,CPU,自动填入标志位,.,标志,:,运算结果最高位为,0SF=0,；,运算结果本身,0 ZF=0,低,8,位中,1,的个数为奇数个,PF=0,；,最高位没有进位 ,CF=0,第三位向第四位无进位,AF=0,；,次高位向最高位没有进位，最高位向前没有进位,OF=0,。,例,2.2,：执行两个数的加法，分析对标志位的影响。,2.2,8086,的工作模式和引脚信号,2.2.1 8086,的引脚信号,8086,与,8088,内部的结构基本相同，外部采用,40,引脚双列直插式封装。它们的,40,条引脚线按功能可分为,5,类（如图,2.2,）：,1.,地址,/,数据总线（,Address Data Bus,）,2.,地址,/,状态线（,Address/Status,）,3.,控制总线（,Control Bus,）,4.,电源线,Vcc,5.,地线,GND,图,2.2 8086,的引脚信号,2.2.2 8086/8088,的工作模式,8086/8088,有两种工作模式，即：,最小工作模式和最大工作模 式,。最小模式是单处理机模式，最大模式是多处理机模式。两种方式下，系统的配置是不同的。,图,2.3 8086/8088,最小模式下的系统结构框图,一、最小模式,由图,2-3,可知，在,8086,的最小模式中，硬件连接上有如下几个特点：,（,1,）,MN/MX,引脚接,+5V,，决定了,8086,工作在最小模式。,（,2,）有一片,8284A,，作为时钟发生器。,（,3,）有,8282,或,74LS373,，用来作为地址锁存器。,地址锁存允许信号,数据允许信号,数据发送,/,接收信号,存储器输入,/,输出信号,二、最大模式,由图,2-4,可知，最大模式配置和最小模式配置有一个主要的差别：最大模式下多了,8288,总线控制器。,当系统中所连接的存储器和外设比较多时，需要增加系统数据总线的驱动能力，这时，可选用两片,8286,或,74LS245,作为总线收发器。,图,2.4 8086/8088,最大模式下的系 统结构框图,2.3 8086/8088,的总线操作时序,从取指令到执行完毕指令所需要的时间成为指令周期；,CPU,从存储器或输出输入端口存取一个字节（或一个字）所需要的时间称为总线周期,时钟周期是,CPU,的基本时间计量单位，他又计算机的主频决定。比如,8086,主频为,f=5MHZ,一个时钟周期,t,c,=1/f=1/5=0.2,s,1读周期的时序（图2-9）,图2-9 8086读总线周期,2写周期的时序（图2-10）,图2-10 8086写总线周期,返回本节,2.4 8086/8088,存储器的组织与管理,2.4.1,8086/8088,存储器的组织,2.4.2,8086/8088,存储器的管理,34H,12H,78H,56H,21000H,21001H,82001H,82002H,偶地址字,奇地址字,2.4.1,8086/8088,存储器的组织,被读的字节,忽略的字节,偶数地址,奇数地址,忽略的字节,被读的字节,偶数地址,奇数地址,读地址中的字节,被读的字节,被读的字节,偶数地址,奇数地址,忽略的字节,被读的字节,忽略的字节,偶数地址,奇数地址,偶数地址,奇数地址,读地址中的字,2.4.2,8086/8088,存储器的分段管理,在存储段划分时，段内地址是连续的，段与段之间是相互独立的。每个段的起始地址称段的基址，段基址必须是能被,16,整除的那些地址，即,20,位的段基址的低四位应当是,0000,。由于段起始地址的低四位为,0,，所以可用,20,位地址的高,16,位表示段的基址，存放在段基址寄存器中。段基址寄存器共四个：,CS,、,DS,、,ES,、,SS,。,当前可寻址的存储器段（堆栈段和附加段重叠）,例：假如,20102H,地址单元中存放的信息为,3FH,也就是说,20102H,单元中的内容为,3FH,。,我们可用逻辑地址表示存储器地址单元中存放的信息，假定该存储器单元对应的是逻辑段,DS=2000H,，逻辑地址由两部分组成：段基址和偏移地量。,段基址是由段寄存器提供的段起始地址高,16,位，偏移量为存储单元所在的位置距离段的起始地址所偏移的距离（偏移地址或称为有效地址）,可表示为：,(20102H)=(2000:0102H)=3FH,物理地址,逻辑地址,存储单元内容,