嵌入式课件1ARM技术概述.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,嵌入式系统开发与应用教程,第二章,ARM,技术概述,本章将对,ARM,技术进行全面论述，通过本章的学习，使大家对,ARM,技术有个全面的了解和掌握，建立起以,ARM,技术为基础的嵌入式系统应用和以,ARM,核为基础的嵌入式,SoC,芯片设计的技术基础。,本章的主要内容为：,2.1 ARM,体系结构的发展历史和技术特征,2.3 Thumb,技术介绍,2.2 ARM,体系结构不同版本的发展概述,2.4 ARM,处理器工作状态,2.5 ARM,处理器工作模式,2.6 ARM,寄存器组成,2.7 ARM,异常中断,本章的主要内容为：,2.8 ARM,组织结构简介,2.9 ARM,存储器接口及存储器层次,2.10 ARM,协处理器,2.11 ARM,片上总线,AMBA,2.12,ARM,的调试结构,2.13 ARM,核综述,2.14 基于,ARM,核的芯片选择,2.1 ARM,体系结构的发展历史和技术特征,2.1.1 ARM,发展的历程,2.1.2 ARM,体系结构的技术特征,2.1.1ARM,发展的历程,最近,10,多年来,ARM,技术的突出成果表现在：,使用“,Thumb,”,的新型压缩指令格式，使得应用系统开发可降低系统成本和功耗；,ARM9,、,ARM10,、,Strong-ARM,和,ARM11,等系列处理器的开发，显著地提高了,ARM,的性能，使得,ARM,技术在面向高端数字音、视频处理等多媒体产品的应用中更加广泛；,更好的软件开发和调试环境，加快用户产品开发；,更为广泛的产业联盟使得基于,ARM,的嵌入式应用领域更加广阔；,嵌入在复杂,SoC,中、基于,ARM,核的调试系统代表着当今片上调试技术的前沿。,ARM,发展的历程,第一片,ARM,处理器是1983年10月到1985年4月间在位于英国剑桥的,Acorn Computer,公司开发,1990年，为广泛推广,ARM,技术而成立了独立的公司,20世纪90年代，,ARM,快速进入世界市场,ARM,发展的历程,在,ARM,的发展历程中，从,ARM7,开始，,ARM,核被普遍认可和广泛使用,1995年,StrongARM,问世,XScale,是下一代,StrongARM,芯片的发展基础,ARM10TDMI,是,ARM,处理器核中的高端产品,ARM11,是,ARM,家族中性能最强的一个系列,ARM,发展的历程,ARM,技术还将不断发展。在嵌入式领域，,ARM,已取得了极大的成功，造就了,IP,核商业化、市场化的神话，迄今为止，还没有任何商业化的,IP,核交易和使用达到,ARM,的规模。据最新统计，全球有103家巨型,IT,公司在采用,ARM,技术，20家最大的半导体厂商中有19家是,ARM,的用户，包括德州仪器，意法半导体，,Philips，Intel,等。,ARM,系列芯片已经被广泛的应用于移动电话、手持式计算机以及各种各样的嵌入式应用领域，成为世界上销量最大的32位微处理器。,2.2,ARM,体系结构的技术特征,ARM,的体系结构采用了若干,Berkeley RISC,处理器设计中的特征,Load/store,体系结构,固定的,32,位指令,3,地址指令格式,也放弃了其它若干,Berkeley RISC,特征,寄存器窗口,延迟转移,所有的指令单周期执行,2.2 ARM,体系结构不同版本的发展概述,2.2.1 ARM,体系结构的基本版本,2.2.2 ARM,体系结构的演变,2.2.3 ARM,体系结构的命名规则,2.2.1,ARM,体系结构的基本版本,版本,1，,本版本包括下列指令：,乘法指令之外的基本数据处理指令；,基于字节，字和多字的存储器访问操作指令（,Load/Store,）；,子程序调用指令,BL,在内的跳转指令；,完成系统调用的软件中断指令,SWI,。,ARM,体系结构的基本版本,版本,2，与版本1相比版本2（2,a）,增加了下列指令：,乘和乘加指令；,支持协处理器的指令；,对于,FIQ,模式，提供了额外的影子寄存器；,SWP,指令及,SWPB,指令。,ARM,体系结构的基本版本,版本,3,较以前的版本发生了大的变化,地址空间扩展到了32位，但除了版本3,G,外的其他版本是向前兼容的，也支持26位的地址空间；,分开的当前程序状态寄存器,CPSR（Current Program Status Register）,和备份的程序状态寄存器,SPSR（Saved Program Status Register），SPSR,用于在程序异常中断时保存被中断的程序状态；,增加了两种异常模式，使操作系统代码可以方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常；,增加了,MRS,指令和,MSR,指令用于完成对,CPSR,和,SPSR,寄存器的读写。,修改了原来的从异常中返回的指令。,ARM,体系结构的基本版本,版本4。与版本3相比，版本4增加了下列指令,有符号、无符号的半字和有符号字节的,load,和,store,指令。,增加了,T,变种，处理器可以工作于,Thumb,状态，在该状态下的指令集是,16,位的,Thumb,指令集。,增加了处理器的特权模式。在该模式下，使用的是用户模式下的寄存器。,ARM,体系结构的基本版本,版本5主要由两个变型版本5,T、5TE,组成,相比与版本4，版本5的指令集有了如下的变化：,提高了,T,变种中,ARM/Thumb,混合使用的效率。,增加前导零记数（,CLZ,）,指令，该指令可使整数除法和中断优先级排队操作更为有效；,增加了,BKPT,（,软件断点）指令；,为协处理器设计提供了更多的可供选择的指令；,更加严格地定义了乘法指令对条件码标志位的影响。,ARM,体系结构的基本版本,ARM,体系,版本6,是2001年发布的。新架构,v6,在降低耗电量的同时还强化了图形处理性能。通过追加有效进行多媒体处理的,SIMD,功能，将语音及图像的处理功能提高到了原机型的4倍。,ARM,体系版本6首先在2002年春季发布的,ARM11,处理器中使用。除此之外，,v6,还支持多微处理器内核。,ARM,体系结构的基本版本,ARM,体系结构总结,核,体系结构,ARM1,V1,ARM2,V2,ARM2aS，ARM3,V2a,ARM6，ARM600，ARM610,V3,ARM7，ARM700，ARM710,V3,ARM7TDMI，ARM710T，ARM720T ARM740T,V4T,Strong ARM，ARM8，ARM810,V4,ARM9TDMI，ARM920T，ARM940T,V4T,ARM9E-S,V5TE,ARM10TDMI，ARM1020E,V5TE,ARM11，ARM1156T2-S，ARM1156T2F-S，ARM1176JZ-S，ARM11JZF-S,V6,2.2.2,ARM,体系结构的演变,1）Thumb,指令集（,T,变种）,Thumb,指令集是把,32,位的,ARM,指令集的一个子集重新编码后而形成的一个特殊的,16,位的指令集,2）长乘指令（,M,变种）,长乘指令是一种生成64位相乘结果的乘法指令（此指令为,ARM,指令），,M,变种增加了两条长乘指令,ARM,体系结构的演变,3）增强型,DSP,指令（,E,变种）,E,变种的,ARM,体系增加了一些增强处理器对典型的,DSP,算法处理能力的附加指令,4）Java,加速器,Jazelle,（,J,变种）,ARM,的,Jazelle,技术是,Java,语言和先进的,32,位,RISC,芯片完美结合的产物,5）ARM,媒体功能扩展（,SIMD,变种）,2.2.3ARM,体系结构的命名规则,表示,ARM/Thumb,体系版本的命名格式的,ARM/Thumb,体系版本由下面几部分组成的：,基本字符串,ARMv,。,基本字符串后为,ARM,指令集版本号，目前是1-6的数字字符。,ARM,指令集版本号后为表示所含变种的字符。由于在,ARM,体系版本4以后，,M,变种成为系统的标准部件，所以字符,M,通常也不单独列出来。,最后使用的字符,x,表示排除某种功能。,2.3 Thumb,技术介绍,ARM,的,RISC,体系结构的发展中已经提供了低功耗、小体积、高性能的方案。而为了解决代码长度的问题，,ARM,体系结构又增加了变种，开发了一种新的指令体系，这就是,Thumb,指令集，它是,ARM,技术的一大特色。,2.3.1Thumb,的技术概述,2.3.2Thumb,的技术实现,2.3.3Thumb,技术的特点,2.3.1Thumb,的技术概述,Thumb,是,ARM,体系结构的扩展。它有从标准,32,位,ARM,指令集抽出来的,36,条指令格式，可以重新编成,16,位的操作码。这能带来很高的代码密度,ARM7TDMI,是第一个支持,Thumb,的核，支持,Thumb,的核仅仅是,ARM,体系结构的一种发展的扩展，所以编译器既可以编译,Thumb,代码，又可以编译,ARM,代码,支持,Thumb,的,ARM,体系结构的处理器状态可以方便的切换、运行到,Thumb,状态，在该状态下指令集是,16,位的,Thumb,指令集,2.3.2Thumb,技术的特点,在性能和代码大小之间取得平衡，在需要较低的存储代码时采用,Thumb,指令系统，但有比纯粹的,16,位系统有较高的实现性能，因为实际执行的是,32,位指令，用,Thumb,指令编写最小代码量的程序，却取得以,ARM,代码执行的最好性能,Thumb,技术的特点,与,ARM,指令集相比,Thumb,指令集具有以下局限,完成相同的操作，,Thumb,指令通常需要更多的指令，因此在对系统运行时间要求苛刻的应用场合,ARM,指令集更为适合；,Thumb,指令集没有包含进行异常处理时需要的一些指令，因此在异常中断时，还是需要使用,ARM,指令，这种限制决定了,Thumb,指令需要和,ARM,指令配合使用。,2.4 ARM,处理器工作状态,ARM,处理器核可以工作在以下,2,种状态,ARM,状态,32,位，,ARM,状态下执行字对准的,32,位,ARM,指令；,Thumb,状态,16,位，,Thumb,状态下执行半字对准的,16,位,Thumb,指令。在,Thumb,状态下，程序计数器,PC,使用位,1,选择另一个半字。,ARM,处理器工作状态,在程序执行的过程中，处理器可以在两种状态下切换,ARM,和,Thumb,之间状态的切换不影响处理器的模式或寄存器的内容。,ARM,指令集和,Thumb,指令集都有相应的状态切换命令。,ARM,处理器在开始执行代码时，只能处于,ARM,状态。,ARM,处理器工作状态,ARM,处理器在两种工作状态之间切换方法,进入,Thumb,状态,当操作数寄存器,Rm,的状态位,bit,0,为,1,时，执行,BX,Rm,指令进入,Thumb,状态（指令详细介绍见第三章）。如果处理器在,Thumb,状态进入异常，则当异常处理（,IRQ,，,FIQ,，,Undef,，,Abort,和,SWI,）,返回时，自动切换到,Thumb,状态。,进入,ARM,状态,当操作数寄存器,Rm,的状态位,bit0,为0时，执行,BX,Rm,指令进入,ARM,状态。如果处理器进行异常处理（,IRQ，FIQ，Undef，Abort,和,SWI），,在此情况下，把,PC,放入异常模式链接寄存器,LR,中，从异常向量地址开始执行也可以进入,ARM,状态。,2.5 ARM,处理器工作模式,CPSR,（,当前程序状态寄存器）的低,5,位用于定义当前操作模式,如图示,ARM,处理器工作模式,除用户模式外的其他,6,种模式称为特权模式,特权模式中除系统模式以外的,5,种模式又称为,异常模式，即,FIQ,（,Fast Interrupt Request,）,IRQ,（,Interrupt,ReQuest,）,SVC,（,Supervisor,）,中止（,Abort,）,未定义（,Undefined,）,2.6 ARM,寄存器组成,2.6.1ARM,寄存器组成概述,2.6.2ARM,状态下的寄存器组织,2.6.3Thumb,状态下的寄存器组织,2.6.1ARM,寄存器组成概述,ARM,处理器总共有,37,个寄存器，可以分为以下两类寄存器,31,个通用寄存器,R0,R15,；,R13_svc,、,R14_svc,；,R13_abt,、,R14_abt,；,R13_und,、,R14_und,；,R13_irq,、,R14_irq,；,R8_frq-R14_frq,。,6,个状态寄存器,CPSR,；,SPSR_svc,、,SPSR_abt,、,SPSR_und,、,SPSR_irq,和,SPSR_fiq,2.6.2ARM,状态下的寄存器组织,1）ARM,状态的寄存器简介,ARM,状态下的寄存器组织,ARM,状态下的寄存器组织,2)ARM,状态的通用寄存器,不分组寄存器（,The,unbanked,registers,）：,R0R7,分组寄存器（,The banked registers,）：,R8R14,程序计数器：,R15,（,PC,）,ARM,状态下的寄存器组织,不分组寄存器,R0R7,R0R7,是不分组寄存器。这意味着在所有处理器模式下，它们每一个都访问的是同一个物理寄存器。它们是真正并且在每种状态下都统一的通用寄存器。,未分组寄存器没有被系统用于特别的用途，任何可采用通用寄存器的应用场合都可以使用未分组寄存器，但必须注意对同一寄存器在不同模式下使用时的数据保护,ARM,状态下的寄存器组织,分组寄存器,R8-R14,分组寄存器,R8-R12,FIQ,模式分组寄存器,R8R12,FIQ,以外的分组寄存器,R8R12,分组寄存器,R13、R14,寄存器,R13,通常用做堆栈指针,SP,寄存器,R14,用作子程序链接寄存器（,Link RegisterLR），,也称为,LR,ARM,状态下的寄存器组织,程序计数器,R15,寄存器,R15,被用作程序计数器，也称为,PC,R15,值的改变将引起程序执行顺序的变化，这有可能引起程序执行中出现一些不可预料的结果,ARM,处理器采用多级流水线技术，因此保存在,R15,的程序地址并不是当前指令的地址,一些指令对于,R15,的用法有一些特殊的要求,ARM,状态下的寄存器组织,3)ARM,程序状态寄存器,所有处理器模式下都可以访问当前的程序状态寄存器,CPSR,。,CPSR,包含条件码标志、中断禁止位、当前处理器模式以及其它状态和控制信息。,在每种异常模式下都有一个对应的物理寄存器程序状态保存寄存器,SPSR。,当异常出现时，,SPSR,用于保存,CPSR,的状态，以便异常返回后恢复异常发生时的工作状态。,ARM,状态下的寄存器组织,CPSR,和,SPSR,的格式,2.6.3Thumb,状态下的寄存器组织,Thumb,状态下的寄存器集是,ARM,状态下寄存器集的子集。程序员可以直接访问,8,个通用的寄存器（,R0R7,），,程序计数器,PC,、,堆栈指针,SP,、,连接寄存器,LR,和当前状态寄存器,CPSP,。,每一种特权模式都各有一组,SP,，,LR,和,SPSR,。,2.7 ARM,的异常中断,在,ARM,体系结构中，异常中断用来处理软件中断、未定义指令陷阱（它不是真正的“意外”事件）及系统复位功能（它在逻辑上发生在程序执行前而不是在程序执行中，尽管处理器在运行中可能再次复位）和外部事件，这些“不正常”事件都被划归“异常”，因为在处理器的控制机制中，它们都使用同样的流程进行异常处理。,ARM,的异常中断,ARM,的异常中断响应过程,从异常中断处理程序中返回,异常中断向量表,异常中断的优先级,ARM,的异常中断响应过程,ARM,处理器对异常中断的响应过程如下,将,CPSR,的内容保存到将要执行的异常中断对应的,SPSR,中,设置当前状态寄存器,CPSR,中的相应位,将引起异常指令的下一条指令的地址保存到新的异常工作模式的,R14,给程序计数器（,PC,）,强制赋值,ARM,的异常中断响应过程,每个异常模式对应有两个寄存器,R13_、R14_,分别保存相应模式下的堆栈指针、返回地址；堆栈指针可用来定义一个存储区域保存其它用户寄存器，这样异常处理程序就可以使用这些寄存器。,FIQ,模式还有额外的专用寄存器,R8_fiqR12_fiq，,使用这些寄存器可以加快快速中断的处理速度。,从异常中断处理程序中返回,从异常中断处理程序中返回时，需要执行,以下四个基本操作,所有修改过的用户寄存器必须从处理程序的保护堆栈中恢复（即出栈）。,将,SPSR_mode,寄存器内容复制到,CPSR,中，使得,CPSR,从相应的,SPSR,中恢复，即恢复被中断的程序工作状态；,根据异常类型将,PC,变回到用户指令流中相应指令处,最后清除,CPSR,中的中断禁止标志位,I/F,。,异常中断向量表,中断向量表中指定了各异常中断与其处理程序的对应关系,每个异常中断对应的中断向量表的,4,个字节的空间中存放一个跳转指令或者一个向,PC,寄存器中赋值的数据访问指令,存储器的前,8,个字中除了地址,0,x00000014,之外，全部被用作异常矢量地址,异常中断的优先级,当几个异常中断同时发生时，在,ARM,中通,过给各异常中断赋予一定的优先级来实现处理,次序,复位（最高优先级）；,数据异常中止；,FIQ,；,IRQ,；,预取指异常中止；,SWI,、，,未定义指令（包括缺协处理器）。,2.8 ARM,典型流水线技术简介,2.8.1,三级流水线,ARM,的组织,2.8.2,五级流水线,ARM,的组织,2.8.1,三级流水线,ARM,的组织,1）ARM,的,3,级流水线介绍,到,ARM7,为止的,ARM,处理器使用的简,单,3,级流水线分别为,取指级,译码级,执行级,三级流水线,ARM,的组织,2）ARM 3,级流水线下,PC,的行为,在,3,级流水线的执行过程中，当通过,R15,寄存器直接访问,PC,时，必须考虑到此时流水线的执行过程的真实情况,三级流水线的,PC,行为,2.8.2,五级流水线,ARM,的组织,使用,5,级流水线的,ARM,处理器包含下面,5,个流水线级,取指,译码,执行,缓冲,数据,回写,2.9 ARM,存储器接口及存储器层次,多级存储器使它包括一个容量小但速度快的从存储器和一个容量大但速度慢的主存储器,，根据典型程序的实验统计,，这个存储器系统的外部行为在绝大部分时间象一个即大又快的存储器。这个容量小但速度快的元件是,Cache,，,它自动地保存处理器经常用到的指令和数据的拷贝。,本节首先对,ARM,支持的存储数据类型和处理器中数据存储格式进行介绍，在此基础上介绍了,ARM,存储器的接口设计，主要包括存储器接口、,Cache,、,MMU,和保护单元，建立起,ARM,处理器的整个存储体系的概念和设计方法。,ARM,存储器接口及存储器层次,2.9.1ARM,存储数据类型和存储格式,2.9.2ARM,的存储器层次简介,2.9.3ARM,存储系统简介,2.9.1ARM,存储数据类型和存储格式,ARM,处理器支持以下,6,种数据类型,8,位有符号和无符号字节。,16,位有符号和无符号半字，它们以两字节的边界定位。,32,位有符号和无符号字，它们以,4,字节的边界定位。,ARM,存储数据类型和存储格式,存储器组织,在以字节为单位寻址的存储器中有“小端”和“大端”两种方式存储字，这两种方式是根据最低有效字节与相邻较高有效字节相比是存放在较低的还是较高的地址来划分的，两种存储方式如图所示。,2.9.2ARM,的存储器层次简介,寄存器组,片上,RAM,片上,Cache,主存储器,硬盘,2.10 ARM,协处理器,ARM,通过增加硬件协处理器来支持对其指令集的通用扩展，通过未定义指令陷阱支持这些协处理器的软件仿真。简单的,ARM,核提供板级协处理器接口，因此协处理器可以作为一个独立的元件接入。,最常使用的协处理器是用于控制片上功能的系统协处理器，例如控制,ARM720,上的高速缓存,Cache,和存储器管理单元,MMU,等。,ARM,也开发了浮点协处理器，也可以支持其它的片上协处理器。,ARM,体系结构支持通过增加协处理器来扩展指令集的机制。,2.11,ARM,片上总线,AMBA,先进的微控制器总线体系结构,AMBA,是,ARM,公司公布的总线标准,AHB,（,Advanced High-performance Bus,）：,用于连接高性能系统模块。它支持突发数据传输方式及单个数据传输方式，所有时序参考同一个时钟沿。,ASB,（,Advanced System Bus,）：,用于连接高性能系统模块，它支持突发数据传输模式。,APB,（,Advance Peripheral Bus,）：,是一个简单接口支持低性能的外围接口。,2.12,ARM,的调试结构,嵌入式调试,调试处理器核,ARM,调试硬件,EmbeddedICE,2.13 ARM,核综述,在高性能的,32,位嵌入式,SoC,设计中，几乎都是以,ARM,作为处理器核。,ARM,核已是现在嵌入式,SoC,系统芯片的核心，也是现代嵌入式系统发展的方向。,ARM,处理器核作为基本处理单元，根据发展需求还集成了与处理器核密切相关的功能模块，如,Cache,存储器和存储器管理,MMU,硬件，这些基于微处理器核并集成这些,IP,核的标准配置的,ARM,核都具有基本“,CPU,”,的配置，这些内核称为,CPU,核。,ARM,核综述,ARM,处理器核当前有6 个系列产品：,ARM7 ARM9,ARM9E ARM10E,SecurCore,ARM11,Intel,公司推出的：,StrongARM,XScale,ARM,核综述,2.13.1 ARM7,系列核介绍,2.13.2 ARM9,系列核介绍,2.13.3 ARM10,系列核,2.13.4,StrongARM,和,XScale,系列核,2.13.5,SecurCore,系列核,2.13.1ARM7,系列核介绍,ARM7TDMI,是,ARM,公司最早为业界普遍认可且,得到了最为广泛应用的处理器核，特别是在手机和,PDA,中，随着,ARM,技术的发展，它已是目前最低端,的,ARM,核。,ARM7,：,32,位,ARM,体系结构,4,T,版本；,T,：“,Thumb,”,16,位压缩指令集；,D,：,支持片上,Debug,（,调试），使处理器能够停止以响应调试请求；,M,：,增强型,Multiplier,，,与前代相比具有较高的性能且产生,64,位的结果；,I,：“,EmbeddedICE,”,硬件以支持片上断点和观察点,ARM7,系列核介绍,1）ARM7TDMI,组织结：,ARM7TDMI,重要的特性有,实现,ARM,体系结构版本,4,T,，,支持,64,位结果的乘法，半字、有符号字节存取；,支持,Thumb,指令集，可降低系统开销；,32,8,DSP,乘法器；,32,位寻址空间,-4,GB,线性地址空间；,它包含了,EmbeddedICE,模块以支持嵌入式系统调试；,调试硬件由,JTAG,测试访问端口访问，因此,JTAG,控制逻辑被认为是处理器核的一部分；,广泛的,ARM,和第三方支持，并与,ARM9 Thumb,系列,ARM10 Thumb,系列和,StrongARM,处理器相兼容。,ARM7,系列核介绍,2）ARM7TDMI,硬件接口,按接口信号的功能划分为存储器接口、,MMU,接口、片上调试、,JTAG,边界扫描扩展以及时钟接口等十四类接口信号。各接口信号包括接口信号和接口控制信号,ARM7TDMI,核的外围硬件接口信号图,ARM7,系列核介绍,3）综合的,ARM7TDMI-ARM7TDMIS,ARM7TDMIS,是,ARM7TDMI,的一个可综合的版本，它是以高级语言描述的“软”,IP,核，可以根据用户选择的目标工艺的单元库来进行逻辑综合和物理实现，它比“硬”的,IP,核更易于转移到新的工艺技术上实现。,综合出的整个核比“硬”核大50，电源效率降低50。同时,ARM7TDMIS,在综合过程中存在支持关于处理器核功能的选项，这些选项会导致综合出处理器核较小而且的功能有所下降,ARM7,系列核介绍,4）ARM7TDMI,应用,ARM7TDMI,处理器核在存储器配置较简单的系统中广泛应用，最为成功的典型例子是手机、,PDA,，,在此应用中，,ARM7TDMI,已成为用于控制和用户接口功能的事实上的标准处理器。当需要实现高性能时，具有简单存储器系统单纯的,ARM7TDMI,已不能满足，系统的复杂程度必然要增加。往往是在,ARM7TDMI,上增加,Cache,存储器、以,ARM CPU,核的形式增加软件从片外存储器读、写性能。,2.13.2ARM9,系列核介绍,ARM8,核是从1993年到1996年开发的，并开发了具有片上,Cache,及存储器管理单元高性能,ARM CPU,芯片以满足比,ARM7,的3级流水线更高性能的,ARM,核的需求。,ARM9TDMI,将流水线的级数从,ARM7TDMI,的3级增加到5级，并使用分开的指令与数据存储器的,Harvard,体系结构。,ARM9TDMI,的性能在相同工艺条件下近似达到,ARM7TDMI,两倍,ARM9,系列核介绍,1）ARM9TDMI,技术特点,支持,Thumb,指令集；,含有,EmbeddedICE,模块支持片上调试；,通过采用,5,级流水线以增加最高时钟速率；,分开的指令与数据存储器端口以改善,CPI,，,提高处理器性能。,ARM9,系列核介绍,2）ARM9TDMI,组织,ARM9,内核采用了与后面要讲到的,Strong ARM,相同的,5,级流水线。,ARM9TDMI,与,StrongARM,核的主要区别在于,StrongARM,有一个与寄存器读出级并行操作的专用的转移加法器进行转移地址计算，而,ARM9TDMI,使用数据路径中的,ALU,来计算转移目标地址。,ARM9,系列核介绍,3）ARM9TDMI,的流水线操作,ARM9,内核采用了与后面要讲到的,Strong ARM,相同的,5,级流水线。,ARM9TDMI,与,StrongARM,核的主要区别在于,StrongARM,有一个与寄存器读出级并行操作的专用的转移加法器进行转移地址计算，而,ARM9TDMI,使用数据路径中的,ALU,来计算转移目标地址。,ARM9,系列核介绍,4）Thumb,解码和存储器读写,5）协处理器支持,6）片上调试,7）低电压操作,8）ARM9TDMI,应用,9）ARM9E-S,及,ARM946E-S,和,ARM966E-S,2.13.3 ARM10,系列核,ARM10TDMI,属于,ARM,处理器核中的高端处理器核，,ARM10TDMI,的性能在相同工艺条件下近似达到也以,ARM9TDMI,的两倍性能工作。,ARM1020E/ARM10200,是基于,ARM10TDMI,核设计的高性能,CPU,核。,增加最高时钟速率。,降低,CPI,。,2.13.4,StrongARM,和,XScale,系列核,1995,年，,ARM,、,Apple,、,DEC,公司联合声明将开发一种应用于,PDA,的高性能、低功耗、基于,ARM,体系结构的,StrongARM,微处理器。,StrongARM,主要特点有：,具有寄存器前推的,5,级流水线；,除,64,位乘法、多寄存器传送和存储器,/,寄存器交换指令外，其它所有普通指令均是单周期指令；,16,KB,、,32,路相联的指令,Cache,，,每行,32,字节；,16,KB,、,32,路相联的写回式数据,Cache,，,每行,32,字节；,分开的,32,数据项的指令和数据地址变换后备缓冲器；,StrongARM,和,XScale,系列核,8,数据项的写缓冲器，每个数据项,16,个字节；,低功耗的伪静态操作。,StrongARM,的乘法部件很有特色。不论处理器的时钟速率有多高，乘法器以每周期计算,12,位，用,13,个时钟周期计算两个,32,位操作数的乘积。对于数字信号处理性能要求很高的应用来说，,StrongARM,的高速乘法器有很大的潜力。,微处理器使用系统控制协处理器,CP15,来管理片上,MMU,和,Cache,资源，并且集成了,JTAG,边界扫描测试电路以支持印制板连接测试。（没有实现器件内部电路测试的,JTAG,“,in-test”,指令）。,StrongARM,和,XScale,系列核,StrongARM,的,五级流水线,取指（从指令,Cache,）。,指令译码及寄存器读；转移目标计算及执行。,移位及,ALU,操作，包括数据传送的存储器地址计算。,数据,Cache,访问,结果写回到寄存器文件,寄存器前推通路将中间结果传给下一条指令，以避免读后写冒险引起的寄存器互锁停顿。,从下一条指令的取指级传送,PC+4,的,PC,通路给出当前指令的,PC+8,，,作为,r15,并用于转移目标计算。,StrongARM,和,XScale,系列核,StrongARM,处理器流水线的特点,要在一个周期内完成寄存器控制的移位和基址加变址寻址存储操作，寄存器需要有三个读端口。,要在一个周期内完成自动变址的装入（,load）,操作，寄存器需要两个写端口。,执行级的地址增值器支持多装入（,load,）,/,存储（,store,）,指令。,有很多源可以产生下一个,PC,值。,StrongARM,和,XScale,系列核,Intel XScale,系列处理器核是基于,ARMv5TE,体系结构的，它提供了从手持互联网设备到互联网基础设施产品全面解决方案，支持16位,Thumb,指令和,DSP,扩充。基于,XScale,技术开发的系列微处理器，由于超低功率与高性能的组合使,Intel XScale,适用于广泛的互联网接入设备,2.13.5,SecurCore,系列核,SecurCore,系列微处理器专为安全需要而设计，提供了完善的,32,位,RISC,技术的安全解决方案，因此，,SecurCore,系列微处理器除了具有,ARM,体系结构的低功耗、高性能的特点外，还具有其独特的优势，即提供了对安全解决方案的支持。,带有灵活的保护单元，以确保操作系统和应用,数据的安全。,采用软内核技术，防止外部对其进行扫描探测。,可集成用户自己的安全特性和其他协处理器。,2.14 基于,ARM,核的芯片选择,从应用的角度上,ARM,芯片选择的一般原则,MMU,处理器速度,内置存储器容量,USB,接口,GPIO,数量,中断控制器,IIS,（,Integrate Interface of Sound,）,音频接口,nWAIT,信号,基于,ARM,核的芯片选择,从应用的角度上,ARM,芯片选择的一般原则,RTC,（,Real Time Clock,）,LCD,控制器,PWM,输出,