时序逻辑电路1.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,5,章 时序逻辑电路,5.1,时序逻辑电路的特点和表示方法,5.2,时序逻辑电路的分析方法,5.3,寄存器,5.4,计数器,5.5,顺序脉冲发生器,5.6,时序逻辑电路的设计方法,5.1,时序逻辑电路的特点和表示方法,5.1.1,时序逻辑电路的特点,5.1.2,时序逻辑电路的表示方法,5.1.3,时序逻辑电路的分类,5.1.1,时序逻辑电路概述,1,、时序电路的特点,时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。,2,、时序电路逻辑功能的表示方法,时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图,6,种方式表示，这些表示方法在本质上是相同的，可以互相转换。,逻辑表达式有：,输出方程,激励方程,状态方程,3,、时序电路的分类,（,1,）,根据时钟分类,同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。,异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。,（,2,）,根据输出分类,米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。,莫尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。,5.2,时序逻辑电路的分析方法,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,2,3,5,时序电路的分析步骤：,计算,4,例,时钟方程：,输出方程：,输出仅与电路现态有关，为莫尔型时序电路。,同步时序电路的时钟方程可省去不写。,驱动方程：,1,写方程式,2,求状态方程,JK,触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,1,0,0,4,画状态图、时序图,状态图,5,电路功能,时序图,有效循环的,6,个状态分别是,0,5,这,6,个十进制数字的格雷码，并且在时钟脉冲,CP,的作用下，这,6,个状态是按递增规律变化的，即：,000001011111110100000,所以这是一个用格雷码表示的六进制同步加法计数器。当对第,6,个脉冲计数时，计数器又重新从,000,开始计数，并产生输出,F,1,。,例,输出方程：,输出与输入有关，为米利型时序电路。,同步时序电路，时钟方程省去。,驱动方程：,1,写方程式,2,求状态方程,T,触发器的特性方程,：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,4,5,电路功能,由状态图可以看出，当输入,X,0,时，在时钟脉冲,CP,的作用下，电路的,4,个状态按递增规律循环变化，即：,0001101100,当,X,1,时，在时钟脉冲,CP,的作用下，电路的,4,个状态按递减规律循环变化，即：,0011100100,可见，该电路既具有递增计数功能，又具有递减计数功能，是一个,2,位二进制同步可逆计数器。,画状态图时序图,本节小结,时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。,时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。,时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等,6,种方法来描述，它们在本质上是相通的，可以互相转换。,时序电路的分析，就是由逻辑图到状态图的转换。,5.3,寄存器,5.3.1,基本寄存器,退出,5.3.2,移位寄存器,在数字电路中，用来存放二进制数据或代码的电路称为,寄存器,。,寄存器,是由具有存储功能的触发器组合起来构成的。一个触发器可以存储,1,位二进制代码，存放,n,位二进制代码的寄存器，需用,n,个触发器来构成。,按照功能的不同，可将寄存器分为,数码寄存器和移位寄存器,两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。,移位寄存器,1,、单向移位寄存器,并行输出,4,位右移,移位寄存器,时钟方程：,驱动方程：,状态方程：,