第17、18讲计数器.ppt

,Digital Logic Circuit,第17、,18,讲 计数器,第 17、,18,讲,课时授课计划,课 程 内 容,内容：,计数器,目的与要求：,1.,掌握计数器的概念、分类。,2.,掌握二进制计数器的设计思想、电路结构、工作原理、逻辑功能。,3.,了解十进制计数器的分析方法、逻辑功能描述。,4.掌握计数器的模数变换（级联法、反馈归零法、反馈置数法）。,重点与难点：,1.,计数器的逻辑功能描述，特别是时序图。,2.,基本概念：计数器、模、分频器。,3.,异步置,0,和同步置,0,的区别,。,课堂讨论：,1.,异步二进制计数器的设计思想？,2.,若考虑延迟时间，异步计数器的状态从,1111,0000,的过程？,3.,同步置数时状态,S,N,出现吗？,4.,实现更大容量计数器时，计数器的顺序如何？,现代教学方法与手段：,大屏幕投影,复习（提问）：,1.,怎样由,JK,、,D,触发器实现,T,触发器？,2.,二进制加法的进位规则？,计数器,一、计数器,广义定义：,能在输入信号作用下依次通过预定状态的时序逻辑电路。,狭义定义,：,能计,/,数脉冲个数的时序逻辑电路，被计数的脉冲称为,“,计数脉冲,”,。,基本特征,：,1,）计数器中的,“,数,”,是用触发器的状态组合来表示的，在计数脉冲作用下使一组触发器的状态依次转换成不同的状态组合来表示数的增加或减少，即可达到计数的目的。,2,）计数器在运行时，所经历的状态是周期性的，是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的,“,模,”,（,M,），如,M=6，,则称为6进制计数器。,二、计数器的分类,1.按计数进制分,二进制计数器：按二进制数运算规律进行计数的电路。,十进制计数器：按十进制数运算规律进行计数的电路。,任意进制计数器：上述两种计数器之外的其它进制计数器的统称。如五进制计数器、六十进制计数器等。,2.按计数增减分,加法计数器：随着计数脉冲的输入作递增计数的电路。,减法计数器：随着计数脉冲的输入作递减计数的电路。,加/减计数器：在加/减控制信号作用下，可递增计数也可递减计数的电路。又称为可逆计数器。,3.按计数器中触发器翻转是否同步分,异步计数器：计数脉冲只加到部分触发器的时钟脉冲输入端上，而其它触发器的触发信号则由电路内部提供，发生翻转的触发器状态更新有先有后。,同步计数器：计数脉冲同时加到所有触发器的时钟脉冲输入端，使发生翻转的触发器状态同时更新。,显然，同步计数器的计数速度要比异步计数器快得多。,计数结果：二进制数,计数规律（规则）：计数结果按照二进制数的自然顺序转换，即：,00 0,1 10 11,区别于其他进制的特点：,计满：全,1,，减空：全,0,状态总数,M=2,n,（,n,为位数）,二进制计数器,计满产生进位,减空产生借位,二进制计数器的构成,一位二进制计数器（,T,FF,）,T Q,CP,Q,CP,Q(,加,),Q(,减,),进位信号,借位信号,多位二进制计数器,每增加一位,增加一个,FF,FF,功能？,与低位如何连接？,实质：控制高位翻转的方式,需要解决,方法一,高位也用,T,FF,，当高位加,1/,减,1,时，由低位向高位提供一个触发边沿，其他时候不提供触发边沿（异步二进制计数器）,加计数,减计数,思考：如果高位触发器采用下降沿触发，应如何连接？,二进制异步计数器,级间连接规律,方法一的缺点：,工作速度低（计满时，,111,000,，从低位到高位逐位翻转，所需时间长,）,产生过渡状态（,Q,2,Q,1,Q,0,:111,110100,000,）,缺点产生的根源：异步,改进：异步,同步,方法二,高位用,TFF,，高位时钟也用,CP,，当低位计数器计满或减空时，使高位,T=1,，其他时候，,T=0,。加计数电路如图,T Q,F1,T Q,F2,T Q,F3,CP,Q,0,Q,1,Q,2,欲实现减计数，只需将,Q,端取代加计数电路中的,Q,端即可。,计数器的时序图,(,以三位二进制加法计数器为例,),分频：将,CP,频率缩小,m,倍的过程，,f=,f,cp,/m,，,m,为分频系数，这一过程通常称为对,CP,作,m,分频。,如：,Q,0,对,CP,作二分频,Q,1,对,CP,作四分频,Q,2,对,CP,作八分频,回忆 实验,1,：,3-8,译码器设计时仿真波形之输入波形,计数器的状态转换图,以三位二进制加法计数器为例,Q,2,Q,1,Q,0,000,001 010 011,111 110 101 100,标准形式,简化形,式,4位集成二进制异步加法计数器74,LS197,74,LS197,功能表,CR=0,时异步清零。,CR=1、CT/LD=0,时异步置数。,CR=CT/LD=1,时，异步加法计数。若将输入时钟脉冲,CP,加在,CP,0,端、把,Q,0,与,CP,1,连接起来，则构成4位二进制即16进制异步加法计数器。若将,CP,加在,CP,1,端，则构成3位二进制即8进制计数器，,FF,0,不工作。如果只将,CP,加在,CP,0,端，,CP,1,接0或1，则形成1位二进制即二进制计数器。,4位集成二进制同步加法计数器74,LS161/163,CR=0,时异步清零。,CR=1、LD=0,时同步置数。,CR=LD=1,且,CP,T,=CP,P,=1,时，按照4位自然二进制码进行同步二进制计数。,CR=LD=1,且,CP,T,CP,P,=0,时，计数器状态保持不变。,74,LS163,的引脚排列和74,LS161,相同，不同之处是74,LS163,采用同步清零方式。,74161(,4-Bit Binary Up Counter with Synchronous Load and Asynchronous Clear,),74163(,4-Bit Binary Up Counter with Synchronous Load and Synchronous Clear,),4位集成二进制同步可逆计数器74,LS191,U/D,是加减计数控制端；,CT,是使能端；,LD,是异步置数控制端；,D,0,D,3,是并行数据输入端；,Q,0,Q,3,是计数器状态输出端；,CO/BO,是进位借位信号输出端；,RC,是多个芯片级联时级间串行计数使能端，,CT0，CO/BO1,时，,RCCP，,由,RC,端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。,4位集成二进制同步可逆计数器74,LS193,CR,是异步清零端，高电平有效；,LD,是异步置数端，低电平有效；,CP,U,是加法计数脉冲输入端；,CP,D,是减法计数脉冲输入端；,D,0,D,3,是并行数据输入端；,Q,0,Q,3,是计数器状态输出端；,CO,是进位脉冲输出端；,BO,是借位脉冲输出端；多个74,LS193,级联时，只要把低位的,CO,端、,BO,端分别与高位的,CP,U,、CP,D,连接起来，各个芯片的,CR,端连接在一起，,LD,端连接在一起，就可以了。,计数规律：计数结果按照十进制数（经过编码的十进制数）的自然顺序转换。,加,/,减,：,0 1 2,9,计满,十进制计数器,进位,借位,减空,选用4个,CP,下降沿触发的,JK,触发器，分别用,FF,0,、FF,1,、FF,2,、FF,3,表示。,状态图,输出方程：,设计任务：十进制同步加法计数器,状态方程,电路图,比较得驱动方程,将无效状态10101111分别代入状态方程进行计算，可以验证在,CP,脉冲作用下都能回到有效状态，电路能够自启动。,计数器的有效状态、无效状态、自启动,有效状态：计数循环中使用的状态,无效状态：计数循环中未使用的状态,有效循环：有效状态的循环,无效循环：无效状态的循环,自启动：计数器进入无效状态后，在,CP,作用下能自动返回有效循环的能力。（,只要无效状态不构成循环，则必能自启动,）,集成十进制异步计数器74,LS90,集成十进制同步加法计数器74,LS160,主要功能与74,LS161,基本相同，只是实现十进制计数。功能表和进位信号如下。,C,O,=CT,T,Q,3,Q,0,=Q,3,Q,0,2）集成十进制同步加/减计数器74,LS190,74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。,为异步置数控制端,为计数控制端,D,0,D,3,为并行数据输入端,Q,0,Q,3,为输出端,为加/减计数方式控制端,C,O,/B,O,为进位/借位输出端,为行波时钟输出端,（1）异步置数,当 =0时，与,CP,无关，立即置数。即,D,3,D,2,D,1,D,0,=,d,3,d,2,d,1,d,0,（2）,计数功能：=0、=1,当 =0时，对应,CP,脉冲上升沿，十进制加法计数。,当 =1时，对应,CP,脉冲上升沿，十进制减法计数。,（3）保持功能：当 时，计数器保持原来的状态不变。,十进制同步可逆计数器,集成十进制同步计数器,集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。,74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。,74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。,把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来，并用,U/D,作为加减控制信号，即可获得十进制同步可逆计数器。,N,进制（任意进制）计数器,计数规律：计数结果按,N,进制数的自然顺序转换。,加,/,减,：,0 1 2,N-2 N-1,集成产品不可能制造出任意进制计数器，这就需要,使用现有的其他进制计数器构成,N,进制（任意进制）计数器,计满,借位,减空,进位,1,、用若干小进制计数器构成大进制计数器,串接,N=N1*N2,串接方式：,按异步方式连接,N1,计,CP,脉冲个数，,N2,计,N1,的进位,C,的脉冲个数,按同步方式连接,N1,N2,进位加,1,借位减,1,N1,N2,CT,T,CT,P,C,CP,CT,T,CT,P,为计数控制端，参见,74LS160,功能表,用,74161,实现,16x16,256,2,、用大进制计数器构成小进制计数器,大进制,N,小进制,M,N,个状态只用,M,个状态，且,M,个状态构成循环。,如何构成循环？,设法让,N,进制计数器在顺序计数过程中跳越,N-M,个状态，从而获得,M,进制计数器。实现状态跳越有两种方法：,复位法（由于是靠状态反馈产生复位控制信号，又称反馈复位法、反馈归零法）,置位法（由于是靠状态反馈产生置数控制信号，又称反馈置数法）,异步复位法原理,设原有的计数器为,N,进制，当它从起始状态,S,0,开始计数并接收了,M,个脉冲以后，电路进入,S,M,状态。如果这时利用,S,M,状态产生一个异步复位信号将计数器置成,S,0,状态，这样就可以跳越（,N-M,）个状态而得到,M,进制计数（分频）器了。,S,0,S,1,S,2,S,3,S,M-1,S,M,S,N-2,S,N-1,异步复位,说明：,1,、,S,M,为暂态，一旦复位信号产生，,S,M,就会被,S,0,取代。,2,、适用于进行模数变换的计数器具有异步复位端（不依赖时钟,CP,）。,用,74161,实现,16,12,（,异步清零,）,同步复位法原理,设原有的计数器为,N,进制，当它从起始状态,S,0,开始计数并接收了,M-1,个脉冲以后，电路进入,S,M-1,状态。如果这时利用,S,M-1,状态产生一个同步复位信号，当下一个,CP,脉冲到来时，计数器将置成,S,0,状态，这样就可以跳越（,N-M,）个状态而得到,M,进制计数（分频）器了。,S,0,S,1,S,2,S,3,S,M-1,S,M,S,N-2,S,N-1,同步复,位,说明：,1,、,S,M-1,为稳态，即使复位信号产生，也要等到下一个,CP,脉冲到来以后，,S,M-1,才会被,S,0,取代。,2,、适用于进行模数变换的计数器具有同步复位端（依赖时钟信号）。,用,74163,实现,16,12,异步置位法原理,置位法是利用给计数器重复置入某个数值的方法跳越（,N-M,）个状态而得到,M,进制计数（分频）器的。置数操作可以在,S,0,状态进行，也可以在其他状态进行。,说明：,1,、,S,0,为暂态，一旦置位信号产生，,S,0,就会被,S,N-M,取代。,2,、适用于进行模数变换的计数器具有异步置数端（不依赖时钟信号）。,S,0,S,1,S,N-M,S,i,S,N-2,S,N-1,异步置位,用,74191,实现,16,12,(,用加计数，计数循环使用,314),连线图,仿真结果,同步置位法原理,置位法是利用给计数器重复置入某个数值的方法跳越（,N-M,）个状态而得到,M,进制计数（分频）器的。置数操作可以在,S,N-1,状态进行，也可以在其他状态进行。,说明：,1,、,S,N-1,为稳态，即使置位信号产生，也要等到下一个,CP,到来以后,S,N-1,才会被,S,N-M,取代。,2,、适用于进行模数变换的计数器具有同步置数端（依赖时钟信号）。,S,0,S,1,S,N-M,S,i,S,N-2,S,N-1,同步置位,用,74161,实现,16,12(,同步置数,),在前面介绍的集成计数器中，清零、置数均采用同步方式的有74,LS163；,均采用异步方式的有74,LS193、74LS197、74LS192；,清零采用异步方式、置数采用同步方式的有74,LS161、74LS160；,有的只具有异步清零功能，如,CC4520、74LS190、74LS191；74LS90,则具有异步清零和异步置9功能。,反馈置数法获得,N,进制计数器的步骤,A）,写出计数器状态的二进制代码。,利用异步置数输入端获得,N,进制计数器时，写出,S,N,对应的二进制代码。,利用同步置数输入端获得,N,进制计数器时，写出,S,N-1,对应的二进制代码。,B）,写出反馈归零函数。,根据,S,N,或,S,N-1,写出置数端的逻辑表达式。,C）,画连线图。,主要根据反馈置数函数画连线图。,例1 用74,LS163,来构成一个十二进制计数器。,（1）写出状态,S,N,-,1,的二进制代码。,（3）画连线图。,S,N,-,1,S,12-1,S,11,1011,（2）求归零逻辑。,D,0,D,3,可随意处理,D,0,D,3,必须都接0,例2 用74,LS197,来构成一个十二进制计数器。,（1）写出状态,S,N,的二进制代码。,（3）画连线图。,S,N,S,12,1100,（2）求归零逻辑。,D,0,D,3,可随意处理,D,0,D,3,必须都接0,例3 用74,LS161,来构成一个十二进制计数器。,S,N,S,12,1100,D,0,D,3,可随意处理,D,0,D,3,必须都接0,S,N-1,S,11,1011,例,4,用74,LS161,构成10进制计数器,解：用同步置数控制端实现。,1）若从0000开始计数,。,则,D,3,D,2,D,1,D,0,=0000。,（1）,写出,S,N-1,的二进制代码：,S,N-1,=,S,10-1,=S,9,=1001,（2）写出反馈归零（置数）函数。由于计数器从0开始计数，因此反馈归零函数为：,（3）,画连线图。,例,5,用74,LS160,实现7进制计数器,解：用同步置数控制端归零。,（思考：若用异步清零端归零如何实现？,）,（1）写出,S,N-1,的二进制代码,S,N-1,=S,7-1,=S,6,=0110,（2）,写出反馈归零（置数）函数。,设计数器从0开始计数，为此，应取,D,3,D,2,D,1,D,0,=0000，,故,（3）画连线图。,提高归零可靠性的方法,异步清零法实现,16,12,（提高归零可靠性）,3,、用小进制构成大进制，但不能形成简单乘积关系,需要综合前面两种处理,比如：,16,48,(1)16X16,256,(2)25648,用,74161,实现,16,48,两步：,1,、两片,74161,级联实现,16x16,256,2,、通过反馈归零或反馈置数实现,25648,16,6,168,6 x8-48,注意区别二进制计数器和十进制计数器在模的变换中的不同用法,二进制计数器的状态连续变化,十进制计数器的状态不是连续变化,用,2,片,4,位二进制计数器实现模,50,计数器,仿真结果,用,2,片,10,进制计数器实现,45,进制计数器,仿真结果,小结,计数器的概念,计数器分类,多位二进制计数器的构成原理,计数器的复位端（异步,/,同步）和置数端（异步,/,同步）的用法,计数器的模的变换（画计数循环；确定需要进行反馈译码的状态；画图）,作业,实验任务：,用,74161,采用清零法和置数法组成六进制和十二进制计数器。,(1),清零法分别完成,0,5,的顺序计数；,(2),置数法分别完成,4,F,的顺序计数。,